- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄381310 > AS4LC1M16S1 (Alliance Semiconductor Corporation) 3.3V 1M × 16 CMOS Synchronous DRAM(3.3V 1M × 16 CMOS同步動(dòng)態(tài)RAM) PDF資料下載
參數(shù)資料
| 型號(hào)： | AS4LC1M16S1 |
| 廠商： | Alliance Semiconductor Corporation |
| 英文描述： | 3.3V 1M × 16 CMOS Synchronous DRAM(3.3V 1M × 16 CMOS同步動(dòng)態(tài)RAM) |
| 中文描述： | 3.3V的100萬× 16個(gè)CMOS同步DRAM（3.3V的100萬× 16個(gè)CMOS同步動(dòng)態(tài)RAM）的 |
| 文件頁數(shù)： | 1/11頁 |
| 文件大?。?/td> | 230K |
| 代理商： | AS4LC1M16S1 |
January 2001
Preliminary Information
Copyright Alliance Semiconductor. All rights reserved.
AS7C3364PFS32A
AS7C3364PFS36A
3.3V 64K X 32/36 pipeline burst synchronous SRAM
2/1/01; V0.9
Alliance Semiconductor
P. 1 of 11
Features
Organization: 65,536 words × 32 or 36 bits
Fast clock speeds to 166 MHz in LVTTL/LVCMOS
Fast clock to data access: 3.5/3.8/4.0/5.0 ns
Fast OE access time: 3.5/3.8/4.0/5.0 ns
Fully synchronous register-to-register operation
Single register “Flow-through” mode
Single-cycle deselect
Pentium
*
compatible architecture and timing
Asynchronous output enable control
Economical 100-pin TQFP package
Byte write enables
Multiple chip enables for easy expansion
3.3 core power supply
2.5V or 3.3V I/O operation with separate V
DDQ
30 mW typical standby power in power down mode
Logic block diagram
Q0
Q1
16
64Memory
array
Burst logic
CLK
CE
CLR
Address
D
CE
CLK
Q
DQ
CLK
D
Q
registers
DQ
CLK
D
Q
registers
DQ
CLK
D
Q
registers
DQ
CLK
D
Q
registers
Enable
register
CLK
D
Q
Enable
rdelay
CLK
D
Q
CE
Output
CLK
rInput
CLK
Power
down
DATA [35:0]
DATA [31:0]
4
36/32
16
14
16
GWE
BWE
BW
d
ADSC
ADSP
CLK
CE0
CE2
BW
c
BW
b
BW
a
OE
A
[15:0]
ZZ
LBO
OE
FT
36/32
Pin arrangement
DQP
c
/NC
DQ
c
DQ
c
V
DDQ
V
SSQ
DQ
c
DQ
c
DQ
c
DQ
c
V
SSQ
V
DQ
c
DQ
c
FT
V
DD
NC
V
SS
DQ
d
DQ
d
V
DDQ
V
SSQ
DQ
d
DQ
d
DQ
d
DQ
d
V
SSQ
V
DDQ
DQ
d
DQ
d
DQP
d
/NC
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
80
79
78
77
76
75
74
73
72
71
70
69
68
67
66
65
64
63
62
61
60
59
58
57
56
55
54
53
52
51
DQP
b
/NC
DQ
b
DQ
b
V
DDQ
V
SSQ
DQ
b
DQ
b
DQ
b
DQ
b
V
SSQ
V
DDQ
DQ
b
DQ
b
V
SS
NC
VDD
ZZ
DQ
a
DQ
a
V
DDQ
V
SSQ
DQ
a
DQ
a
DQ
a
DQ
a
V
SSQ
V
DDQ
DQ
a
DQ
a
DQP
a
/NC
L
A
A
A
A
A
A
N
N
V
S
V
D
N
N
A
A
A
A
A
A
3
3
3
3
3
3
3
3
3
4
4
4
4
4
4
4
4
4
4
5
1
9
9
9
9
9
9
9
9
9
9
8
8
8
8
8
8
8
8
8
A
A
C
C
B
d
B
c
B
b
B
a
C
V
D
V
S
C
G
B
O
A
A
A
A
A
N
Note: Pins 1,30,51,80 are NC for ×32
TQFP 14 × 20 mm
Selection guide
*
Pentium
is a registered trademark of Intel Corporation. NTD is a trademark of Alliance Semiconductor Corporation. All trademarks mentioned in this docu-
ment are the property of their respective owners.
AS7C3364PFS32A
–166
AS7C3364PFS32A
–150
AS7C3364PFS32A
–133
AS7C3364PFS32A
–100
Units
Minimum cycle time
6
6.7
7.5
10
ns
Maximum clock frequency
166
150
133
100
MHz
Maximum pipelined clock access time
3.5
3.8
4
5
ns
Maximum operating current
475
450
425
325
mA
Maximum standby current
130
110
100
90
mA
Maximum CMOS standby current (DC)
30
30
30
30
mA
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| AS4LC256K16EO | 3.3V 256K×16 CMOS DRAM (EDO)(3.3V 256K×16 CMOS動(dòng)態(tài)RAM（擴(kuò)展數(shù)據(jù)總線）) |
| AS4LC4M16S0 | 3.3V 4M × 16 CMOS Synchronous DRAM(3.3V 4M × 16 CMOS同步動(dòng)態(tài)RAM) |
| AS4LC4M16S0-75TC | 3.3V 4Mx16 and 8Mx8 CMOS synchronous DRAM |
| AS4LC4M16S0-8TC | 3.3V 4Mx16 and 8Mx8 CMOS synchronous DRAM |
| AS4LC8M8S0 | 3.3V 8M × 8 CMOS Synchronous DRAM(3.3V 8M × 8 CMOS同步動(dòng)態(tài)RAM) |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| AS4LC1M16S1-10TC | 制造商:ALSC 制造商全稱:Alliance Semiconductor Corporation 功能描述:3.3V 2M × 8/1M × 16 CMOS synchronous DRAM |
| AS4LC1M16S1-12TC | 制造商:ALSC 制造商全稱:Alliance Semiconductor Corporation 功能描述:3.3V 2M x 8/1M x 16 CMOS synchronous DRAM |
| AS4LC1M16S1-7TC | 制造商:ALSC 制造商全稱:Alliance Semiconductor Corporation 功能描述:3.3V 2M × 8/1M × 16 CMOS synchronous DRAM |
| AS4LC1M16S1-8TC | 制造商:ALSC 制造商全稱:Alliance Semiconductor Corporation 功能描述:3.3V 2M × 8/1M × 16 CMOS synchronous DRAM |
| AS4LC256K16E0-35JC | 制造商:ALSC 制造商全稱:Alliance Semiconductor Corporation 功能描述:3.3V 256K X 16 CMOS DRAM (EDO) |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。