
Contents
iii
21016G/0—December 1999
AMD Athlon Processor Data Sheet
Preliminary Information
Contents
Revision History. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .xi
About This Data Sheet. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1
Part One
AMD Athlon Processor Family
3
1
Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1
1.1
Interface Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5
AMD Athlon
Processor Microarchitecture Summary . . . . . 2
2
2.1
2.2
2.3
Logic Symbol Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9
Power Management . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11
Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5
Signaling Technology . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5
AMD Athlon
System Bus Signals . . . . . . . . . . . . . . . . . . . . . . 5
3
4
4.1
Power Management States . . . . . . . . . . . . . . . . . . . . . . . . . . . 11
Full-On . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12
Halt State . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .12
Stop Grant and Sleep States. . . . . . . . . . . . . . . . . . . . . . . . . . . 12
Probe State. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13
Connection and Disconnection Protocol . . . . . . . . . . . . . . . .13
Connection Protocol . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14
Connection State Machines . . . . . . . . . . . . . . . . . . . . . . . . . . . 18
Thermal Design . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21
4.2
5
6
Electrical Data . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23
6.1
6.2
The AMD Athlon
System Bus . . . . . . . . . . . . . . . . . . . . . . . 23
Signal Groupings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23
Clock Forwarding. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24
Voltage Identification . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25
Frequency Identification . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26
Decoupling . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26
Termination . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26
OD Termination. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27
CLKFWD Signal Groups. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27
SYSCLK, SYSCLK#. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27
Operating Ranges . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28
Absolute Ratings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28
Power Dissipation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29
DC Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30
AC Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32
6.3
6.4
6.5
6.6
6.7
6.8
6.9
6.10
6.11