- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄375267 > ADSP-21267 (Analog Devices, Inc.) Preliminary Technical Data PDF資料下載
參數(shù)資料
| 型號： | ADSP-21267 |
| 廠商： | Analog Devices, Inc. |
| 英文描述： | Preliminary Technical Data |
| 中文描述： | 初步技術(shù)數(shù)據(jù) |
| 文件頁數(shù)： | 29/44頁 |
| 文件大小： | 454K |
| 代理商： | ADSP-21267 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁當(dāng)前第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁
ADSP-21267
Rev. PrA
|
Page 29 of 44
|
January 2004
PRELIMINARY TECHNICAL DATA
Table 24. Serial Ports—Enable and Three-State
Parameter
Switching Characteristics
t
DDTEN
t
DDTTE
t
DDTIN
Min
Max
Unit
Data Enable from External Transmit SCLK
1
Data Disable from External Transmit SCLK
1
Data Enable from Internal Transmit SCLK
1
2
ns
ns
ns
7
-1
1
Referenced to drive edge.
Table 25. Serial Ports—External Late Frame Sync
Parameter
Switching Characteristics
t
DDTLFSE
Min
Max
Unit
Data Delay from Late External Transmit FS or External Receive FS
with MCE = 1, MFD = 0
1
Data Enable for MCE = 1, MFD = 0
1
7
ns
ns
t
DDTENFS
0.5
1
The t
DDTLFSE
and t
DDTENFS
parameters apply to Left-justified Sample Pair as well as DSP serial mode, and MCE = 1, MFD = 0.
Figure 21. External Late Frame Sync
1
1
This figure reflects changes made to support Left-justified Sample Pair mode.
DRIVE
SAMPLE
DRIVE
DIA_P[20:0]
(SCLK)
DIA_P[20:0]
(FS)
DIA_P[20:0]
(DXA/DXB)
DRIVE
SAMPLE
DRIVE
LATE EXTERNAL TRANSMIT FS
EXTERNAL RECEIVE FS WITH MCE = 1, MFD = 0
1ST BIT
2ND BIT
DIA_P[20:0]
(SCLK)
DIA_P[20:0]
(FS)
1ST BIT
2ND BIT
t
HFSE/I
t
SFSE/I
t
DDTE/I
t
DDTENFS
t
DDTLFSE
t
HDTE/I
t
HFSE/I
t
SFSE/I
t
DDTE/I
t
DDTENFS
t
DDTLFSE
t
HDTE/I
DIA_P[20:0]
(DXA/DXB)
NOTE
SERIAL PORT SIGNALS (SCLK, FS, DXA,/DXB) ARE ROUTED TO THE DAI_P[20:1] PINS USING THE SRU.
THE TIMING SPECIFICATIONS PROVIDED HERE ARE VALID AT THE DAI_P[20:1] PINS.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| ADSP-21267SKBCZ-X | Preliminary Technical Data |
| ADSP-21267SKSTZ-X | Preliminary Technical Data |
| ADSP-21362 | SHARC Processor |
| ADSP-21362BBC-1AA | SHARC Processor |
| ADSP-21362BBCZ-1AA | SHARC Processor |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| ADSP-21267SKBCZ-X | 制造商:AD 制造商全稱:Analog Devices 功能描述:Preliminary Technical Data |
| ADSP-21267SKSTZ-X | 制造商:AD 制造商全稱:Analog Devices 功能描述:Preliminary Technical Data |
| ADSP-21362 | 制造商:AD 制造商全稱:Analog Devices 功能描述:SHARC Processor |
| adsp-21362bbc-1aa | 制造商:Analog Devices 功能描述: |
| ADSP-21362BBCZ-1AA | 功能描述:數(shù)字信號處理器和控制器 - DSP, DSC 333 MHz Processor includes DTCP/SPDIF RoHS:否 制造商:Microchip Technology 核心:dsPIC 數(shù)據(jù)總線寬度:16 bit 程序存儲器大小:16 KB 數(shù)據(jù) RAM 大小:2 KB 最大時鐘頻率:40 MHz 可編程輸入/輸出端數(shù)量:35 定時器數(shù)量:3 設(shè)備每秒兆指令數(shù):50 MIPs 工作電源電壓:3.3 V 最大工作溫度:+ 85 C 封裝 / 箱體:TQFP-44 安裝風(fēng)格:SMD/SMT |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。