參數(shù)資料
型號(hào)： AD9549ABCPZ
廠商： Analog Devices Inc
文件頁數(shù)： 68/76頁
文件大小： 0K
描述： IC CLOCK GEN/SYNCHRONIZR 64LFCSP
產(chǎn)品變化通告： AD9549A Mask Change 22/Oct/2010
標(biāo)準(zhǔn)包裝： 1
類型： 時(shí)鐘/頻率發(fā)生器，同步器
PLL： 是
主要目的： 以太網(wǎng)，SONET/SDH，Stratum
輸入： CMOS，LVDS，LVPECL
輸出： CMOS，HSTL
電路數(shù)： 1
比率 - 輸入:輸出： 2:2
差分 - 輸入:輸出： 是/是
頻率 - 最大： 750MHz
電源電壓： 1.71 V ~ 3.465 V
工作溫度： -40°C ~ 85°C
安裝類型： 表面貼裝
封裝/外殼： 64-VFQFN 裸露焊盤，CSP
供應(yīng)商設(shè)備封裝： 64-LFCSP-VQ（9x9）
包裝： 托盤
產(chǎn)品目錄頁面： 776 (CN2011-ZH PDF)
AD9549
Rev. D | Page 70 of 76
Register 0x0332—Reference OOL (Continued)
Table 118.
Bits
Bit Name
Description
[7:0]
REFB OOL lower limit
Register 0x0333—Reference OOL (Continued)
Table 119.
Bits
Bit Name
Description
[15:8]
REFB OOL lower limit
Register 0x0334—Reference OOL (Continued)
Table 120.
Bits
Bit Name
Description
[23:16]
REFB OOL lower limit
Register 0x0335—Reference OOL (Continued)
Table 121.
Bits
Bit Name
Description
[31:24]
REFB OOL lower limit
CALIBRATION (USER-ACCESSIBLE TRIM) (REGISTER 0x0400 TO REGISTER 0x0410)
Register 0x0400—K-Divider
Table 122.
Bits
Bit Name
Description
[7:0]
K-divider
The K-divider alters precision of frequency estimator circuit. See the Frequency Estimator section.
Register 0x0401—K-Divider (Continued)
Table 123.
Bits
Bit Name
Description
[15:8]
K-divider
The K-divider alters precision of frequency estimator circuit. See the Frequency Estimator section.
Register 0x0402—CPFD Gain
Table 124.
Bits
Bit Name
Description
[2:0]
CPFD gain scale
This register is the coarse phase frequency power-of-2 multiplier (PDS). See the Phase Detector section. Note
that the correct value for this register is calculated by filter design software provided with the evaluation board.
Register 0x0403—CPFD Gain (Continued)
Table 125.
Bits
Bit Name
Description
[5:0]
CPFD gain
This register is the coarse phase frequency linear multiplier (PDG). See the Phase Detector section. Note
that the correct value for this register is calculated by filter design software provided with the evaluation board.
Register 0x0404—FPFD Gain
Table 126.
Bits
Bit Name
Description
[7:0]
FPFD gain
This register is the fine phase frequency detector linear multiplier (alters charge pump current). See the
Fine Phase Detector section. Note that the correct value for this register is calculated by filter design software
provided with the evaluation board.
Register 0x0405—Reserved
相關(guān)PDF資料
PDF描述
ADN2814ACPZ IC CLOCK/DATA RECOVERY 32LFCSP
SM802105UMG IC SYNTHESIZER 2CH 24-QFN
SM802104UMG IC SYNTHESIZER 2CH 24-QFN
SM843001-212KA IC CLK SYNTHESIZER FIBRE 8-TSSOP
MS27466T25F4S CONN RCPT 56POS WALL MT W/SCKT
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
AD9549ABCPZ-REEL7 功能描述:IC CLOCK GEN/SYNCHRONIZR 64LFCSP RoHS:是 類別:集成電路 (IC) >> 時(shí)鐘/計(jì)時(shí) - 專用 系列:- 標(biāo)準(zhǔn)包裝:28 系列:- 類型:時(shí)鐘/頻率發(fā)生器 PLL:是 主要目的:Intel CPU 服務(wù)器 輸入:時(shí)鐘 輸出:LVCMOS 電路數(shù):1 比率 - 輸入:輸出:3:22 差分 - 輸入:輸出:無/是 頻率 - 最大:400MHz 電源電壓:3.135 V ~ 3.465 V 工作溫度:0°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:64-TFSOP （0.240"，6.10mm 寬） 供應(yīng)商設(shè)備封裝:64-TSSOP 包裝:管件
AD9549APCBZ 制造商:AD 制造商全稱:Analog Devices 功能描述:Dual Input Network Clock Generator/Synchronizer
AD9549BCPZ 制造商:Analog Devices 功能描述:
AD9549BCPZ-REEL7 制造商:Analog Devices 功能描述:PLL CLOCK SYNTHESIZER SGL 64LFCSP EP - Tape and Reel
AD9549BCPZ-TR 制造商:Analog Devices 功能描述:650MHZ DDS CLK GEN W/SYNCH REEL - Tape and Reel
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號(hào)，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購

我的聯(lián)系方式

*
*
*