參數(shù)資料
型號: XC3S1200E-5FGG400C
廠商: Xilinx Inc
文件頁數(shù): 175/227頁
文件大?。?/td> 0K
描述: IC FPGA SPARTAN-3E 1200K 400FBGA
標準包裝: 60
系列: Spartan®-3E
LAB/CLB數(shù): 2168
邏輯元件/單元數(shù): 19512
RAM 位總計: 516096
輸入/輸出數(shù): 304
門數(shù): 1200000
電源電壓: 1.14 V ~ 1.26 V
安裝類型: 表面貼裝
工作溫度: 0°C ~ 85°C
封裝/外殼: 400-BGA
供應商設備封裝: 400-FBGA(21x21)
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁當前第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁
Spartan-3E FPGA Family: Functional Description
DS312 (v4.1) July 19, 2013
Product Specification
51
Every FPGA input provides a possible DCM clock input, but
the path is not temperature and voltage compensated like
the GCLKs. Alternatively, clock signals within the FPGA
optionally provide a DCM clock input via a Global Clock
Multiplexer Buffer (BUFGMUX). The global clock net
connects directly to the CLKIN input. The internal and
external connections are shown in Figure 42a and
Figure 42c, respectively.
Table 31: Direct Clock Input and Optional External Feedback to Left-Edge DCMs (XC3S1200E and XC3S1600E)
Diff.
Clock
Single-Ended Pin Number by Package Type
Left Edge
VQ100
CP132
TQ144
PQ208
FT256
FG320
FG400
FG484
LHCLK
DCM/BUFGMUX
BUFGMUX_X0Y5
D
BUFGMUX_X0Y4
C
Pa
ir
P
P9
F3
P14
P22
H5
J5
K3
M5
LHCLK0
DCM_X0Y2
Cl
oc
k
L
ine
s
N
P10F2P15
P23
H6
J4
K2
L5
LHCLK1
Pa
ir
P
P11F1P16
P24
H3
J1
K7
L8
LHCLK2
N
P12G1P17
P25
H4
J2
L7
M8
LHCLK3
BUFGMUX_X0Y3
B
BUFGMUX_X0Y2
A
BUFGMUX_X0Y9
H
BUFGMUX_X0Y8
G
Pa
ir
P
P15G3P20
P28
J2
K3
M1
LHCLK4
DCM_X0Y1
Cl
oc
k
L
ines
N
P16H1P21
P29
J3
K4
L1
N1
LHCLK5
Pa
ir
P
P17H2P22
P30
J5
K6
M3
LHCLK6
N
P18H3P23
P31
J4
K5
L3
M4
LHCLK7
BUFGMUX_X0Y7
F
BUFGMUX_X0Y6
E
Table 32: Direct Clock Input and Optional External Feedback to Right-Edge DCMs (XC3S1200E and XC3S1600E)
Right Edge
Single-Ended Pin Number by Package Type
Diff.
Clock
DCM/BUFGMUX
RHCLK
VQ100
CP132
TQ144
PQ208
FT256
FG320
FG400
FG484
D
BUFGMUX_X3Y5
C
BUFGMUX_X3Y4
Cloc
k
Lin
e
s
DCM_X3Y2
RHCLK7
P68
G13
P94
P135
H11
J14
J20
L19
N
Pa
ir
RHCLK6
P67
G14
P93
P134
H12
J15
K20
L18
P
RHCLK5
P66
H12
P92
P133
H14
J16
K14
L21
N
Pa
ir
RHCLK4
P65
H13
P91
P132
H15
J17
K13
L20
P
B
BUFGMUX_X3Y3
A
BUFGMUX_X3Y2
H
BUFGMUX_X3Y9
G
BUFGMUX_X3Y8
Cloc
k
Lin
e
s
DCM_X3Y1
RHCLK3
P63
J14
P88
P129
J13
K14
L14
M16
N
Pa
ir
RHCLK2
P62
J13
P87
P128
J14
K15
L15
M15
P
RHCLK1
P61
J12
P86
P127
J16
K12
L16
M22
N
Pa
ir
RHCLK0
P60
K14
P85
P126
K16
K13
M16
N22
P
F
BUFGMUX_X3Y7
E
BUFGMUX_X3Y6
相關PDF資料
PDF描述
0511171605 CONN RETAINER FOR 16POS HOUSING
XC3S1200E-4FGG400I IC FPGA SPARTAN-3E 1200K 400FBGA
GSC43DTEI CONN EDGECARD 86POS .100 EYELET
XC6SLX25T-N3FGG484I IC FPGA SPARTAN-6 484FBGA
XC3S1000-4FGG456I SPARTAN-3A FPGA 1M STD 456-FBGA
相關代理商/技術參數(shù)
參數(shù)描述
XC3S1200E-5FGG400I 制造商:XILINX 制造商全稱:XILINX 功能描述:Spartan-3E FPGA Family
XC3S1200E-5FGG484C 制造商:XILINX 制造商全稱:XILINX 功能描述:Spartan-3E FPGA Family
XC3S1200E-5FGG484I 制造商:XILINX 制造商全稱:XILINX 功能描述:Spartan-3E FPGA Family
XC3S1200E-5FT256C 制造商:Xilinx 功能描述:FPGA SPARTAN-3E 1.2M GATES 19512 CELLS 657MHZ 90NM 1.2V 256F - Trays
XC3S1200E-5FT256I 制造商:XILINX 制造商全稱:XILINX 功能描述:Spartan-3E FPGA Family