- 您現(xiàn)在的位置：買賣IC網 > PDF目錄361795 > W83977TF(EOL) W83877TF plus KBC. CIR. RTC PDF資料下載
參數(shù)資料
| 型號： | W83977TF(EOL) |
| 英文描述： | W83877TF plus KBC. CIR. RTC |
| 中文描述： | W83877TF加比聯(lián)。稅務局局長。時鐘 |
| 文件頁數(shù)： | 65/161頁 |
| 文件大?。?/td> | 592K |
| 代理商： | W83977TF(EOL) |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁當前第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁
W83977EF/ CTF
PRELIMINARY
Publication Release Date: March 1999
-56 -
Revision A1
4.2.4 Bank0~3.Reg3 - CIR Control Register 0/Bank Select Register (CTR0/BSR)
(BANK0~3)
Power on default <7:0> = 00000000 binary
Bit
Name
Read/Write
Description
7-6
BNK_SEL<1:0>
Read/Write
Bank Select Register. These two bits share the same
address so that
Bank Select Register (BSR)
can be
programmed to desired Bank in any Bank.
BNK_SEL<1:0> = 00 Select Bank 0.
BNK_SEL<1:0> = 01 Select Bank 1.
BNK_SEL<1:0> = Reserved.
BNK_SEL<1:0> = Reserved.
5-4
RXFTL1/0
Read/Write
Receiver FIFO Threshold Level. It sets the RXTH_I to
become 1 when the Receiver FIFO Threshold Level is
equal or larger than the defined value shown as follows.
RXFTL<1:0> = 00 -- 1 byte
RXFTL<1:0> = 01 -- 4 bytes
RXFTL<1:0> = 10 -- 8 bytes
RXFTL<1:0> = 11 -- 14 bytes
3
TMR_TST
Read/Write
Timer Test. Write to 1, then reading the TMRL/TMRH
will return the programmed values of TMRL/TMRH, that
is, it does not return down count counter value. This bit
is for test timer register.
2
EN_TMR
Read/Write
Enable timer. Write to 1, enable the timer
1
RXF_RST
Read/Write
Setting this bit to a logical 1 resets the RX FIFO
counter logic to initial state. This bit will clear to a
logical 0 by itself after being set to a logical 1.
0
TMR_CLK
Read/Write
Timer input clock.
TMR_CLK = 0, input clock set to 1K Hz.
TMR_CLK = 1, input clock set to 24M Hz. This clock is
tested by Winbond. Do not publish.
相關PDF資料 |
PDF描述 |
|---|---|
| W83C42 | KEYBOARD CONTROLLER |
| W83C42P | KEYBOARD CONTROLLER |
| W83C45 | Keyboard Controller |
| W83C45P | Keyboard Controller |
| W83C553F-G | W83C553F-G Highly Integrated System I/O Controller for Power PCTM (South Bridge) QFP 208 |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| W83977TF-P | 制造商:WINBOND 制造商全稱:Winbond 功能描述:I/O chip disk drive adapter |
| W83977TF-PW | 制造商:WINBOND 制造商全稱:Winbond 功能描述:I/O chip disk drive adapter |
| W83C42 | 制造商:WINBOND 制造商全稱:Winbond 功能描述:KEYBOARD CONTROLLER |
| W83C42P | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:KEYBOARD CONTROLLER |
| W83C43 | 制造商:WINBOND 制造商全稱:Winbond 功能描述:KEYBOARD CONTROLLER |
發(fā)布緊急采購，3分鐘左右您將得到回復。