- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄359377 > VG36641641BT (Vanguard International Semiconductor Corporation) CMOS Synchronous Dynamic RAM PDF資料下載
參數(shù)資料
| 型號： | VG36641641BT |
| 廠商： | Vanguard International Semiconductor Corporation |
| 英文描述： | CMOS Synchronous Dynamic RAM |
| 中文描述： | 同步動態(tài)隨機存儲器的CMOS |
| 文件頁數(shù)： | 8/69頁 |
| 文件大小： | 1364K |
| 代理商： | VG36641641BT |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁當前第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁
Document :1G5-0177
Rev.2
Page 8
VIS
VG36644041DT / VG36648041DT / VG36641641DT
CMOS Synchronous Dynamic RAM
A.C. Characteristics (Ta = 0 ~ 70°C, V
DD
= V
DDQ
= 3.3
0.3V , V
SS
= V
SSQ
= 0V, unless otherwise noted)
Notes
1. -6 grade is available only on 4MX16 option.
2. if clock rising time is longer than 1ns, (tr/2-0.5ns) should be added to the parameter.
Parameter
Sym-
bol
Limits
Unit
Note
-6
*1
-7
-7L
-8H
Min
Max
Min
Max
Min
Max
Min
Max
CLK cycle time
CL = 3
t
CK3
t
CK2
t
AC3
t
AC2
t
CH
t
CL
t
CKS
t
CKH
t
AS
t
AH
t
CMS
t
CMH
t
DS
t
DH
t
OH3
t
OH2
t
LZ
t
HZ
t
RC
t
RAS
t
RCD
t
RP
t
RRD
t
DPL
t
T
t
RSC
t
REF
6
7
7.5
8
ns
CL = 2
7.5
7.5
10
10
ns
CLK to valid output
delay
CL = 3
5
5.4
5.4
6
ns
*2
CL = 2
6
6
6
6
ns
*2
CLK high pulse width
2.5
2.5
2.5
3
ns
CLK low pulse width
2.5
2.5
2.5
3
ns
CKE setup time
1.5
1.5
1.5
2
ns
CKE hold time
0.8
0.8
0.8
1
ns
Address setup time
1.5
1.5
1.5
2
ns
Address hold time
0.8
0.8
0.8
1
ns
Command setup time
1.5
1.5
1.5
2
ns
Command hold time
0.8
0.8
0.8
1
ns
Data input setup time
1.5
1.5
1.5
2
ns
Data input hold time
0.8
0.8
0.8
1
ns
Output data hold
time
CL = 3
2.5
2.7
2.7
3
ns
*2
CL = 2
2.5
2.7
3
3
ns
*2
CLK to output in low - Z
0
0
0
0
ns
CLK to output in H - Z
2.5
5
2.7
5.4
2.7
5.4
3
6
ns
ROW cycle time
60
63
67.5
70
ns
ROW active time
42
100K
42
100K
45
100K
50
100K
ns
RAS to CAS delay
18
20
20
20
ns
Row precharge time
15
15
20
20
ns
Row active to active delay
12
14
15
20
ns
Data in to precharge
12
14
15
20
ns
Transition time
1
10
1
10
1
10
1
10
ns
Mode reg. set cycle
2
2
2
2
tck
Refresh time
64
64
64
64
ms
±
相關PDF資料 |
PDF描述 |
|---|---|
| VG509A | EPROM-Based 8-bit micro-controller |
| VGFX200K-SERIES | ASIC |
| VGFX20K-SERIES | ASIC |
| VGFX350K-SERIES | ASIC |
| VGFX40K-SERIES | ASIC |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| VG36641641DT | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:CMOS Synchronous Dynamic RAM |
| VG36641641DT-6 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:CMOS Synchronous Dynamic RAM |
| VG36641641DT-7 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:CMOS Synchronous Dynamic RAM |
| VG36641641DT-7L | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:CMOS Synchronous Dynamic RAM |
| VG36641641DT-8H | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:CMOS Synchronous Dynamic RAM |
發(fā)布緊急采購，3分鐘左右您將得到回復。