- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄300083 > V59C1G01408QAJ37E (PROMOS TECHNOLOGIES INC) 256M X 4 DDR DRAM, 0.5 ns, PBGA68 PDF資料下載
參數(shù)資料
| 型號(hào)： | V59C1G01408QAJ37E |
| 廠商： | PROMOS TECHNOLOGIES INC |
| 元件分類： | DRAM |
| 英文描述： | 256M X 4 DDR DRAM, 0.5 ns, PBGA68 |
| 封裝： | ROHS COMPLIANT, FBGA-68 |
| 文件頁數(shù)： | 72/79頁 |
| 文件大?。?/td> | 1029K |
| 代理商： | V59C1G01408QAJ37E |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁當(dāng)前第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁
74
V59C1G01(408/808/168)QA Rev. 1.2 April 2008
ProMOS TECHNOLOGIES
V59C1G01(408/808/168)QA
Data-In Setup Time to DQS-In (DQ & DM)
Differential
tDS
100
-
50
-
50
-
0
-
ps
16,17,18
Data-in Hold Time to DQS-In (DQ & DM)
Differential
tDH
175
-
125
-
125
-
75
-
ps
16,17,18
DQS falling edge to CLK rising Setup Time
tDSS
0.2
-
0.2
-
0.2
-
0.2
-
CLK
DQS falling edge from CLK rising Hold Time
tDSH
0.2
-
0.2
-
0.2
-
0.2
-
CLK
DQ & DM Input Pulse Width
tDIPW
0.35
-
0.35
-
0.35
-
0.35
-
CLK
Read DQS Preamble Time
tRPRE
0.9
1.1
0.9
1.1
0.9
1.1
0.9
1.1
CLK
Read DQS Postamble Time
tRPST
0.4
0.6
0.4
0.6
0.4
0.6
0.4
0.6
CLK
Write DQS Preamble Setup Time
tWPRES
0
-
0
-
0
-
0
-
CLK
Write DQS Preamble Hold Time
tWPREH
0.25
-
0.25
-
0.25
-
0.25
-
CLK
Write DQS Preamble Time
tWPRE
0.35
-
0.35
-
0.35
-
0.35
-
CLK
10
Write DQS Postamble Time
tWPST
0.4
0.6
0.4
0.6
0.4
0.6
0.4
0.6
CLK
10
Internal read to precharge command delay
tRTP
7.5
-
7.5
-
7.5
-
7.5
-
ns
Internal write to read command delay
tWTR
7.5
-
7.5
-
7.5
-
7.5
-
ns
13
Data out high impedance time from CLK/CLK
tHZ
-
tAC(max)
-
tAC(max)
-
tAC(max)
-
tAC(max)
ns
7
DQS/DQS low impedance time from CLK/
CLK
tLZ(DQS)
tAC(min)
tAC(max)
tAC(min)
tAC(max)
tAC(min)
tAC(max)
tAC(min)
tAC(max)
ns
7
DQ low impedance time from CLK/CLK
tLZ(DQ) 2xtAC(min) tAC(max) 2xtAC(min) tAC(max) 2xtAC(min) tAC(max) 2xtAC(min) tAC(max)
ns
7
Mode Register Set Delay
tMRD
2
-
2
-
2-
CLK
9
MRS command to ODT update delay
tMOD
0
120
12012012
ns
OCD drive mode output delay
tOIT
0
120
12012012
ns
Exit Self Refresh to Non-Read Command
tXSNR
tRFC+10
-
tRFC+10
-
tRFC+10
-
tRFC+10
-
ns
19
Exit Self Refresh to Read Command
tXSRD
200
-
200
-
200
-
200
-
CLK
Exit Precharge Power Down to any non-Read
Command
tXP
2
-
2
-
2-
3-
CLK
14
Exit Active Power Down to Read Command
tXARD
2
-
2
-
2-
3-
CLK
Exit Active Power Down to Read Command
(Slow exit, Lower Power)
tXARDS
7-AL
-
8-AL
-
8-AL
-
10-AL
-
CLK
Minimum time clocks remains ON after CKE
asynchronously drops LOW
tDelay
tIS+tCK
+tIH
tIS+tCK
+tIH
tIS+tCK
+tIH
tIS+tCK
+tIH
ns
CKE minimum high and low pulse width
tCKE
3
-
3
-
3
-
3
-
CLK
Average Periodic Refresh Interval
0C < T < 85C
tREFI
-
7.8
-
7.8
-
7.8
-
7.8
us
18
Parameter
Symbol
(DDR2-667)
-3
(DDR2-800)
-25A
(DDR2-800)
-25
(DDR2-1066)
-18
Unit
Note
Min
Max
Min
Max
Min
Max
Min
Max
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| V59C1G01408QAJ37I | 256M X 4 DDR DRAM, 0.5 ns, PBGA68 |
| V5D010EB4D | SNAP ACTING/LIMIT SWITCH, SPDT, MOMENTARY, 0.5A, 125VDC, 4.4mm, PANEL MOUNT |
| V5F110CB | SNAP ACTING/LIMIT SWITCH, SPDT, MOMENTARY, PANEL MOUNT |
| V5PNF | CABLE TERMINATED, FEMALE, N CONNECTOR, THREAD-IN STUB SELF-FLARE |
| V5T110TB3 | SNAP ACTING/LIMIT SWITCH, SPDT, MOMENTARY, 0.6A, 125VDC, 2.4mm, PANEL MOUNT |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| V5A010CB | 制造商:Honeywell Sensing and Control 功能描述:MICROSWITCH V5 PIN PLUNGER |
| V5A010CB | 制造商:Honeywell Sensing and Control 功能描述:MICROSWITCH V5 PIN PLUNGER |
| V5A010CB4D | 制造商:Honeywell Sensing and Control 功能描述:MICROSWITCH V5 ROLLER LEVER |
| V5A010CB4D | 制造商:Honeywell Sensing and Control 功能描述:MICROSWITCH V5 ROLLER LEVER |
| V5A010CB4E | 制造商:Honeywell Sensing and Control 功能描述:MICROSWITCH V5 ROLLER LEVER |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。