- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄379500 > UPD61051 (NEC Corp.) MOS INTEGRATED CIRCUIT MPEG2 AUDIO/VIDEO ENCODER PDF資料下載
參數(shù)資料
| 型號： | UPD61051 |
| 廠商： | NEC Corp. |
| 英文描述： | MOS INTEGRATED CIRCUIT MPEG2 AUDIO/VIDEO ENCODER |
| 中文描述： | 馬鞍山集成電路MPEG2音頻/視頻編碼器 |
| 文件頁數(shù)： | 62/106頁 |
| 文件大小： | 824K |
| 代理商： | UPD61051 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁當前第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁
Data Sheet S15082EJ4V0DS
62
μ
PD61051, 61052
4.8.2
Transfer error handling 2
This is a error handling of DMA-ERR which occurs when interrupting the transfers (SDRAM read during executing
and SDRAM
→
instruction RAM of internal CPU transfer)
Transfer error
handling 2
SDRAM
→
host CPU transfer
release
Transfer mode register
(20H)
←
00H setting
Interrupt register 0
(30H)
←
01H setting
Transfer counter register
(27H to 29H)
←
04H setting
Transfer counter register
(27H to 29H)
←
04H setting
Transfer data register
(3FH)
←
Dummy data
Destination address register
(24H to 26H)
←
Unusing area setting
Transfer data register
(3FH)
→
Data read
SDRAM
→
host CPU transfer
Transfer mode register
(20H)
←
01H setting
Host CPU
→
SDRAM transfer
Transfer mode register
(20H)
←
02H setting
Clear Interrupt register 0
Interrupt register 0 (30H)
←
Interrupt register 0 (30H) setting
Y
Y
N
N
CINT
Interrupt register 0
(30H): 01H
Y
N
All data
reading ending
Y
Y
N
N
CINT
Interrupt register 0
(30H): 02 H
Host CPU
→
SDRAM transfer
release
Transfer mode register
(20H)
←
00H setting
Interrupt register 0
(30H)
←
01H setting
Transfer data register
(3FH)
←
Dummy data
Return
Y
Y
N
N
CINT
Interrupt register 0
(30H): 01H
Y
N
All data
writing ending
Clear transfer error
Interrupt register 0 (30H)
←
04H setting
N
Host CPU
→
SDRAM transfer
release
Transfer mode register
(20H)
←
00H setting
Y
All data
writing ending
Transfer counter register
(27H to 29H)
←
04H setting
Destination address register
(24H to 26H)
←
Unusing area setting
Host CPU
→
SDRAM transfer
Transfer mode register
(20H)
←
02H setting
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| UPD61051GD-LML | MOS INTEGRATED CIRCUIT MPEG2 AUDIO/VIDEO ENCODER |
| UPD61051GD-LML-A | MOS INTEGRATED CIRCUIT MPEG2 AUDIO/VIDEO ENCODER |
| UPD61052 | MOS INTEGRATED CIRCUIT MPEG2 AUDIO/VIDEO ENCODER |
| UPD61052GD-LML | MOS INTEGRATED CIRCUIT MPEG2 AUDIO/VIDEO ENCODER |
| UPD61052GD-LML-A | MOS INTEGRATED CIRCUIT MPEG2 AUDIO/VIDEO ENCODER |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| UPD61051GD-LML | 制造商:NEC 制造商全稱:NEC 功能描述:MOS INTEGRATED CIRCUIT MPEG2 AUDIO/VIDEO ENCODER |
| UPD61051GD-LML-A | 制造商:NEC 制造商全稱:NEC 功能描述:MOS INTEGRATED CIRCUIT MPEG2 AUDIO/VIDEO ENCODER |
| UPD61052 | 制造商:NEC 制造商全稱:NEC 功能描述:MOS INTEGRATED CIRCUIT MPEG2 AUDIO/VIDEO ENCODER |
| UPD61052GD-LML | 制造商:NEC 制造商全稱:NEC 功能描述:MOS INTEGRATED CIRCUIT MPEG2 AUDIO/VIDEO ENCODER |
| UPD61052GD-LML-A | 制造商:NEC 制造商全稱:NEC 功能描述:MOS INTEGRATED CIRCUIT MPEG2 AUDIO/VIDEO ENCODER |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。