- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄383644 > MT90221 (Mitel Networks Corporation) Quad IMA/UNI PHY Device(四端口 IMA/UNI 物理層設(shè)備（四端口ATM IMA和UNI處理器）) PDF資料下載
參數(shù)資料
| 型號： | MT90221 |
| 廠商： | Mitel Networks Corporation |
| 英文描述： | Quad IMA/UNI PHY Device(四端口 IMA/UNI 物理層設(shè)備（四端口ATM IMA和UNI處理器）) |
| 中文描述： | 四IMA的/單向物理層設(shè)備（IMA的四端口/單向物理層設(shè)備（四端口自動柜員機(jī)IMA的和單向處理器）） |
| 文件頁數(shù)： | 74/116頁 |
| 文件大小： | 309K |
| 代理商： | MT90221 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁當(dāng)前第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁
MT90221
66
7.9
TX/RX and PLL Control Registers Description
Tables 80 to 88 describe the
TX/RX and PLL Control
registers.
Address (Hex):
Direct access
Reset Value (Hex):
080 - 083
1 reg. per TX link
00
Bit #
Type
Description
7:5
4
R
Unused. Read all 0’s.
TXCK and TXSYNC Direction:
When the bit is 0 (default value)
Mode 1: TXCK and TXSYNC are outputs
Mode 2: TXCK and TXSYNC are inputs
Mode 3: TXCK and TXSYNC are outputs
Mode 4: TXCK and TXSYNC are inputs
When the bit is 1
Mode 5: TXCK and TXSYNC are inputs
Mode 6: TXCK and TXSYNC are outputs
Mode 7: TXCK and TXSYNC are inputs
Mode 8: TXCK and TXSYNC are outputs
These 4 bits are used to select the source for the TXCK for the link:
The valid combinations are:
0000: RXCK0
0001: RXCK1
0010: RXCK2
0011: RXCK3
1000: REFCK0
1001: REFCK1
1010: REFCK2
1011: REFCK3
R/W
3:0
R/W
Table 80 - TX PCM Link Control Register Number 2
Address (Hex):
Direct access
Reset Value (Hex):
088 - 08B
1 reg. per TX link
00
Bit #
Type
Description
7
R/W
PCM port tri-state control. TXCLK, TXSYNC and DSTO outputs are active when the bit is
1. The outputs of the Port is in tri-state if the bit is 0.
00: T1, Generic Mode, 1.544MHz or 2.048 MHz Clk, (Mode 1 or 5)
01: T1, ST-BUS Mode, 4.096MHz Clk, (Mode 2 or 6)
10: E1, Generic Mode, 2.048 MHz clk, (Mode 3 or 7)
11: E1, ST-BUS Mode, 4.096MHz Clk, (Mode 4 or 8)
The direction of the TXCK and TXSYNC signals (i.e.; input or output) is defined using the
TX PCM Link Control register #2 bit 4.
This bit defines the PCM clock rate when one of the 2 T1 generic modes is selected. A 1
signifies that a 2.048 MHz clock is used and a 0 signifies that a 1.544 MHz clock is used.
This bit is valid only for T1 Generic modes (PCM Mode 1 or 5).
This bit defines the position of the PCM channels over the PCM Stream. A value of 1
means that the 24 channels are grouped and transmitted in the first 24 channels on the
PCM stream. A value of 0 corresponds to using 3 channels every 4 channels. This bit is
valid only for T1 type link, in ST-BUS or Generic mode with a TXCK frequency of
2.048MHz. It is not applicable for T1, Generic mode with TXCK frequency of 1.544MHz.
6:5
R/W
4
R/W
3
R/W
Table 81 - TX PCM Link Control Register Number 1
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| MT90401 | SONET/SDH System Synchronizer(SONET/SDH 系統(tǒng)同步裝置（由一個數(shù)字鎖相環(huán)組成）) |
| MT9040 | T1/E1 Synchronizer(T1/E1 系統(tǒng)同步裝置（由一個數(shù)字鎖相環(huán)組成）) |
| MT9041A | () |
| MT9041B | T1/E1 System Synchronizer(T1/E1系統(tǒng)同步裝置（由一個數(shù)字鎖相環(huán)組成）) |
| MT9042B | () |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| MT90221AL | 制造商:MITEL 制造商全稱:Mitel Networks Corporation 功能描述:Quad IMA/UNI PHY Device |
| MT90222 | 制造商:ZARLINK 制造商全稱:Zarlink Semiconductor Inc 功能描述:4/8/16 Port IMA/TC PHY Device |
| MT90222AG | 制造商:Microsemi Corporation 功能描述:ATM IMA 40MBPS 2.5V 384BGA - Trays |
| MT90222AG2 | 制造商:Microsemi Corporation 功能描述:ATM IMA 40MBPS 2.5V 384BGA /BAKE/DRYPACK - Trays |
| MT90223AG | 制造商:Microsemi Corporation 功能描述:ATM IMA 80MBPS 2.5V 384BGA - Trays |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。