- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄299522 > MT47H64M8CF-5EAT:F DDR DRAM, PBGA60 PDF資料下載
參數(shù)資料
| 型號(hào)： | MT47H64M8CF-5EAT:F |
| 元件分類： | DRAM |
| 英文描述： | DDR DRAM, PBGA60 |
| 封裝： | 8 X 10 MM, ROHS COMPLIANT, FBGA-60 |
| 文件頁數(shù)： | 102/139頁 |
| 文件大?。?/td> | 9398K |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁當(dāng)前第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁
Figure 29: Tangent Line for tIH
Tangent
line
DC to Vref
region
tIH
tIS
Vss
VddQ
Vih(dc) MIN
Vref(dc)
Vil(ac) MAX
Vil(dc) MAX
Vih(ac) MIN
DC to Vref
region
Tangent
line
tIH
CK
CK#
Hold slew rate
falling signal
Δ
TF
Δ
TR
Tangent line (Vih[dc] MIN - Vref[dc])
Δ
TF
=
Nominal
line
Hold slew rate
rising signal
Tangent line (Vref[dc] - Vil[dc] MAX)
Δ
TR
=
Nominal
line
Table 30: DDR2-400/533 tDS, tDH Derating Values with Differential Strobe
All units are shown in picoseconds
DQ
Slew
Rate
(V/ns)
DQS, DQS# Differential Slew Rate
4.0 V/ns
3.0 V/ns
2.0 V/ns
1.8 V/ns
1.6 V/ns
1.4 V/ns
1.2 V/ns
1.0 V/ns
0.8 V/ns
Δ
tDS
Δ
tDH
Δ
tDS
Δ
tDH
Δ
tDS
Δ
tDH
Δ
tDS
Δ
tDH
Δ
tDS
Δ
tDH
Δ
tDS
Δ
tDH
Δ
tDS
Δ
tDH
Δ
tDS
Δ
tDH
Δ
tDS
Δ
tDH
2.0
125
45
125
45
125
45
–
1.5
83
21
83
21
83
21
95
33
–
1.0
0
12
24
–
0.9
–
–11
–14
–11
–14
1
–2
13
10
25
22
–
0.8
–
–25
–31
–13
–19
–1
–7
11
5
23
17
–
0.7
–
–31
–42
–19
–30
–7
–18
5
–6
17
6
–
0.6
–
–43
–59
–31
–47
–19
–35
–7
–23
5
–11
0.5
–
–74
–89
–62
–77
–50
–65
–38
–53
0.4
–
–127 –140 –115 –128 –103 –116
Notes: 1. For all input signals, the total tDS and tDH required is calculated by adding the data
sheet value to the derating value listed in Table 30 (page 65).
512Mb: x4, x8, x16 DDR2 SDRAM
Input Slew Rate Derating
PDF: 09005aef82f1e6e2
Rev. M 9/08 EN
65
Micron Technology, Inc. reserves the right to change products or specifications without notice.
2004 Micron Technology, Inc. All rights reserved.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| MT48H16M16LFBF-10IT | 16M X 16 SYNCHRONOUS DRAM, 7 ns, PBGA54 |
| MT48LC8M16A2BB-6ALIT:G | 8M X 16 SYNCHRONOUS DRAM, 5.4 ns, PBGA60 |
| MT49H8M36HU-33 | 8M X 36 DDR DRAM, 0.3 ns, PBGA144 |
| MT4C1024DJ-6L | 1M X 1 FAST PAGE DRAM, 60 ns, PDSO20 |
| MT4C2M8A1DJ-7STR | 2M X 8 FAST PAGE DRAM, 70 ns, PDSO28 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。