- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄369919 > MMC2001 (MOTOROLA INC) Highly Integrated, Low-Power, 32-Bit Microcontroller PDF資料下載
參數(shù)資料
| 型號： | MMC2001 |
| 廠商： | MOTOROLA INC |
| 元件分類： | 微控制器/微處理器 |
| 英文描述： | Highly Integrated, Low-Power, 32-Bit Microcontroller |
| 中文描述： | 32-BIT, 34 MHz, RISC PROCESSOR, PQFP144 |
| 封裝： | PLASTIC, TQFP-144 |
| 文件頁數(shù)： | 171/260頁 |
| 文件大?。?/td> | 3848K |
| 代理商： | MMC2001 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁當(dāng)前第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁
MMC2001
REFERENCE MANUAL
OnCE DEBUG MODULE
MOTOROLA
16-9
SQC — Sequential Control
The SQC field allows memory breakpoint B and trace occurrences to be suspended
until a qualifying event occurs. This field is cleared on test logic reset.
DR — CPU Debug Request Control
This control bit is used to request the CPU to enter debug mode unconditionally. The
CPU indicates that debug mode has been entered via the PM bits in the OnCE status
register. Once the CPU enters debug mode, it returns there even with a write to the
OCMR with GO and EX set until the DR bit is cleared. This bit is cleared on test logic
reset.
IDRE — Internal Debug Request Enable
This control bit is used to enable internally generated debug requests. The internal
debug request input to the OnCE control logic (IDR) may not be used in all implemen-
tations. In some implementations, the IDR control input may be connected and used
as an additional hardware debug request. This bit is cleared on test logic reset.
0 =
Disable IDR input operation
1 =
Enable IDR input operation
TME — Trace Mode Enable
The TME control bit enables the OnCE trace mode operation (see
16.9 OnCE Trace
Logic
). This bit is cleared on test logic reset. Trace operation is also affected by the
SQC field described above.
0 =
Disable trace operation
1 =
Enable trace operation
7DEOH6HTXHQWLDO&RQWURO)LHOG6HWWLQJV
SQC[1:0]
Meaning
Disable sequential control operation. Memory breakpoints and trace operation are unaf-
fected by this field.
Suspend normal trace counter operation until a breakpoint condition occurs for memory
breakpoint B. If this mode is selected, memory breakpoint B occurrences no longer cause
a breakpoint request to be generated. Instead, trace counter comparisons are suspended
until the first memory breakpoint B occurrence. After the first memory breakpoint B occur-
rence, trace counter control is released to perform normally (assuming TME is set). This
allows a sequence of breakpoint conditions to be specified prior to trace counting.
Qualify memory breakpoint B matches with a breakpoint occurrence for memory break-
point A. If this bit is set, memory breakpoint A occurrences no longer cause a breakpoint
request to be generated. Instead, memory breakpoint B comparisons are suspended until
the first memory breakpoint A occurrence. After the first memory breakpoint A occur-
rence, memory breakpoint B is enabled to perform normally. This allows a sequence of
breakpoint conditions to be specified.
Combine the qualifications specified by the 01 and 10 encodings of this field. In this
mode, no breakpoint requests are generated, and trace count operation is enabled (if
TME is set) once a memory breakpoint B occurrence follows a memory breakpoint A
occurrence.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| MMC2075 | Integrated Processor with Roaming FLEX Decoder |
| MMC2075VF001 | Integrated Processor with Roaming FLEX Decoder |
| MMC2080 | Integrated Processor with Roaming FLEX Decoder |
| MMC2080VF001 | Integrated Processor with Roaming FLEX Decoder |
| MMC2107 | HCMOS Microcontroller Unit |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| MMC2001DDRM | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:M-CORE MMC2001 Device Driver Reference Manual |
| MMC2001HCAB33B | 功能描述:32位微控制器 - MCU PBFREE MMC2001 RoHS:否 制造商:Texas Instruments 核心:C28x 處理器系列:TMS320F28x 數(shù)據(jù)總線寬度:32 bit 最大時(shí)鐘頻率:90 MHz 程序存儲器大小:64 KB 數(shù)據(jù) RAM 大小:26 KB 片上 ADC:Yes 工作電源電壓:2.97 V to 3.63 V 工作溫度范圍:- 40 C to + 105 C 封裝 / 箱體:LQFP-80 安裝風(fēng)格:SMD/SMT |
| MMC2075 | 制造商:MOTOROLA 制造商全稱:Motorola, Inc 功能描述:Integrated Processor with Roaming FLEX Decoder |
| MMC2075VF001 | 制造商:MOTOROLA 制造商全稱:Motorola, Inc 功能描述:Integrated Processor with Roaming FLEX Decoder |
| MMC2080 | 制造商:MOTOROLA 制造商全稱:Motorola, Inc 功能描述:Integrated Processor with Roaming FLEX Decoder |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。