- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄369919 > MMC2001 (MOTOROLA INC) Highly Integrated, Low-Power, 32-Bit Microcontroller PDF資料下載
參數(shù)資料
| 型號： | MMC2001 |
| 廠商： | MOTOROLA INC |
| 元件分類： | 微控制器/微處理器 |
| 英文描述： | Highly Integrated, Low-Power, 32-Bit Microcontroller |
| 中文描述： | 32-BIT, 34 MHz, RISC PROCESSOR, PQFP144 |
| 封裝： | PLASTIC, TQFP-144 |
| 文件頁數(shù)： | 131/260頁 |
| 文件大小： | 3848K |
| 代理商： | MMC2001 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁當前第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁
MMC2001
REFERENCE MANUAL
INTERVAL MODE SERIAL PERIPHERAL INTERFACE
MOTOROLA
12-3
12.2.2 Interval (Master) Mode
Interval mode provides the user with the ability to exchange data at programmed peri-
odic intervals. This rate is controlled by three counters: the bit counter, the baud
counter, and the ISPI interval timer. This mode begins operation as soon as the
IVL_EN bit is set in the ISPI control register. (If a transfer is in progress, then opera-
tion begins upon completion of the existing transfer.) In interval mode (in contrast to
manual mode), the SPI_EN pin is active only when a transfer is in progress; that is, in
interval mode the state machine controls the enable pin. The SPI_EN enable bit (bit
12) must still be set in the ISPI control register.
An interval begins with the loading of the actual ISPI interval timer. Once this decre-
menting counter reaches zero, the state machine begins the data transfer. When the
transfer is completed, an interrupt is generated (if enabled by IRQ_EN), and the inter-
val is completed. At this point the ISPI automatically begins another interval by
reloading the interval timer. The length of an interval is governed by the following
equation:
Time_of_Interval = (HI_REFCLK_Period * 2 * (Interval_Count+2)) +
(HI_REFCLK_Period * Baud_Count * (Clock_Count+1))
12.2.3 Slave Mode
In slave mode, data exchanges are controlled by external devices through the pins
SPI_CLK and SPI_EN. If pin SPI_EN is enabled (low), then data is latched into the
shift register on every other edge of SPI_CLK; the latching edge is determined by the
POL and PHA bits in the ISPI control register. Data is transferred from the shift regis-
ter to the ISPI (Rx) data register when pin SPI_EN becomes inactive, or when the bit
counter times out. In addition, IRQ is set at that time (if permitted by IRQ_EN). If the
RX data register is not unloaded prior to a new reload, the OVR (ISPI overrun) bit is
set in the ISPI status register, and the data is overwritten, causing prior received data
to be lost.
SPI_CLK must not exceed HI_REFCLK/16.
12.3 Signal Descriptions
12.3.1 SPI_MISO (Master In, Slave Out)
In either master mode, this pin is the input to the shift register. A new bit is shifted in
on each leading edge of SPI_CLK in normal clock mode or on each trailing edge of
SPI_CLK in inverted clock mode. In slave mode, this pin is the output of the shift reg-
ister. A new data bit is presented on each trailing edge of the SPI_CLK in normal
clock mode (PHA=0). As a slave mode output, SPI_MISO is three-stated when the
SPI_EN input is negated.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| MMC2075 | Integrated Processor with Roaming FLEX Decoder |
| MMC2075VF001 | Integrated Processor with Roaming FLEX Decoder |
| MMC2080 | Integrated Processor with Roaming FLEX Decoder |
| MMC2080VF001 | Integrated Processor with Roaming FLEX Decoder |
| MMC2107 | HCMOS Microcontroller Unit |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| MMC2001DDRM | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:M-CORE MMC2001 Device Driver Reference Manual |
| MMC2001HCAB33B | 功能描述:32位微控制器 - MCU PBFREE MMC2001 RoHS:否 制造商:Texas Instruments 核心:C28x 處理器系列:TMS320F28x 數(shù)據(jù)總線寬度:32 bit 最大時鐘頻率:90 MHz 程序存儲器大小:64 KB 數(shù)據(jù) RAM 大小:26 KB 片上 ADC:Yes 工作電源電壓:2.97 V to 3.63 V 工作溫度范圍:- 40 C to + 105 C 封裝 / 箱體:LQFP-80 安裝風格:SMD/SMT |
| MMC2075 | 制造商:MOTOROLA 制造商全稱:Motorola, Inc 功能描述:Integrated Processor with Roaming FLEX Decoder |
| MMC2075VF001 | 制造商:MOTOROLA 制造商全稱:Motorola, Inc 功能描述:Integrated Processor with Roaming FLEX Decoder |
| MMC2080 | 制造商:MOTOROLA 制造商全稱:Motorola, Inc 功能描述:Integrated Processor with Roaming FLEX Decoder |
發(fā)布緊急采購，3分鐘左右您將得到回復。