List of Figures
MC68HC908SR12MC68HC08SR12 — Rev. 5.0
Data Sheet
Freescale Semiconductor
List of Figures
27
Figure
Title
Page
10-1
10-2
10-3
10-4
10-5
10-6
10-7
10-8
Monitor Mode Circuit. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .167
Low-Voltage Monitor Mode Entry Flowchart. . . . . . . . . . . . . .171
Monitor Data Format. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .172
Break Transaction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .172
Read Transaction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .174
Write Transaction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .174
Stack Pointer at Monitor Mode Entry . . . . . . . . . . . . . . . . . . .178
Monitor Mode Entry Timing. . . . . . . . . . . . . . . . . . . . . . . . . . .179
11-1
11-2
11-3
11-4
11-5
11-6
11-7
11-8
11-9
11-10 TIM Channel 1 Status and Control Register (TSC1) . . . . . . .200
11-11 CHxMAX Latency . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .203
11-12 TIM Channel 0 Register High (TCH0H) . . . . . . . . . . . . . . . . .204
11-13 TIM Channel 0 Register Low (TCH0L) . . . . . . . . . . . . . . . . . .204
11-14 TIM Channel 1 Register High (TCH1H) . . . . . . . . . . . . . . . . .204
11-15 TIM Channel 1 Register Low (TCH1L) . . . . . . . . . . . . . . . . . .204
TIM Block Diagram. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .184
TIM I/O Register Summary. . . . . . . . . . . . . . . . . . . . . . . . . . .185
PWM Period and Pulse Width . . . . . . . . . . . . . . . . . . . . . . . .190
TIM Status and Control Register (TSC) . . . . . . . . . . . . . . . . .196
TIM Counter Registers High (TCNTH) . . . . . . . . . . . . . . . . . .198
TIM Counter Registers Low (TCNTL). . . . . . . . . . . . . . . . . . .198
TIM Counter Modulo Register High (TMODH) . . . . . . . . . . . .199
TIM Counter Modulo Register Low (TMODL). . . . . . . . . . . . .199
TIM Channel 0 Status and Control Register (TSC0) . . . . . . .200
12-1
12-2
Timebase Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . .206
Timebase Control Register (TBCR) . . . . . . . . . . . . . . . . . . . .207
13-1
13-2
13-3
13-4
13-5
13-6
13-7
13-8
PWM I/O Register Summary . . . . . . . . . . . . . . . . . . . . . . . . .212
PWM Block Diagram. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .213
PWM Output Waveforms . . . . . . . . . . . . . . . . . . . . . . . . . . . .214
PWM Automatic Phase Control . . . . . . . . . . . . . . . . . . . . . . .215
PWM Control Register (PWMCR). . . . . . . . . . . . . . . . . . . . . .217
PWM Clock Control Register (PWMCCR) . . . . . . . . . . . . . . .218
PWM Data Register 0 (PWMDR0) . . . . . . . . . . . . . . . . . . . . .219
PWM Data Register 1 (PWMDR1) . . . . . . . . . . . . . . . . . . . . .219