
MC68HC908SR12MC68HC08SR12 — Rev. 5.0
Data Sheet
Freescale Semiconductor
Analog-to-Digital Converter (ADC)
231
Data Sheet — MC68HC908SR12MC68HC08SR12
Section 15. Analog-to-Digital Converter (ADC)
15.1 Contents
15.2
Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .232
15.3
Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .232
15.4
15.4.1
15.4.2
15.4.3
15.4.4
15.4.5
15.4.6
15.4.7
15.4.8
Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .234
ADC Port I/O Pins . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .234
Voltage Conversion . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .235
Conversion Time . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .236
Continuous Conversion . . . . . . . . . . . . . . . . . . . . . . . . . . .237
Auto-scan Mode. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .237
Result Justification . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .238
Data Register Interlocking . . . . . . . . . . . . . . . . . . . . . . . . .239
Monotonicity. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .239
15.5
Interrupts. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .239
15.6
15.6.1
15.6.2
Low-Power Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .239
Wait Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .239
Stop Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .240
15.7
15.7.1
15.7.2
15.7.3
15.7.4
15.7.5
I/O Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .240
ADC Voltage In (V
ADIN
) . . . . . . . . . . . . . . . . . . . . . . . . . . .240
ADC Analog Power Pin (V
DDA
) . . . . . . . . . . . . . . . . . . . . .240
ADC Analog Ground Pin (V
SSA
). . . . . . . . . . . . . . . . . . . . .240
ADC Voltage Reference High Pin (V
REFH
). . . . . . . . . . . . .241
ADC Voltage Reference Low Pin (V
REFL
) . . . . . . . . . . . . .241
15.8
15.8.1
15.8.2
15.8.3
15.8.4
15.8.5
I/O Registers. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .241
ADC Status and Control Register. . . . . . . . . . . . . . . . . . . .242
ADC Clock Control Register. . . . . . . . . . . . . . . . . . . . . . . .244
ADC Data Register 0 (ADRH0 and ADRL0). . . . . . . . . . . .246
ADC Auto-Scan Mode Data Registers (ADRL1–ADRL3). .248
ADC Auto-Scan Control Register (ADASCR). . . . . . . . . . .248