- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄369885 > LXT386BE PCM TRANSCEIVER|QUAD|CEPT PCM-30/E-1|CMOS|BGA|160PIN|PLASTIC PDF資料下載
參數(shù)資料
| 型號(hào)： | LXT386BE |
| 英文描述： | PCM TRANSCEIVER|QUAD|CEPT PCM-30/E-1|CMOS|BGA|160PIN|PLASTIC |
| 中文描述： | 的PCM收發(fā)器|四|優(yōu)稅PCM-30/E-1 |的CMOS | BGA封裝| 160PIN |塑料 |
| 文件頁(yè)數(shù)： | 40/80頁(yè) |
| 文件大?。?/td> | 1112K |
| 代理商： | LXT386BE |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)當(dāng)前第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)
LXT384
—
Octal T1/E1/J1 Transceiver
40
Datasheet
Global Control
Register
GCR
R/W
Reserved
RAISEN
CDIS
CODEN FIFO64
JACF
JASEL1 JASEL0
Pulse Shaping
Indirect Address
Register
PSIAD R/W
Reserved
Reserved
Reserved
Reserved
Reserved
LENAD2 LENAD1 LENAD0
Pulse Shaping
Data Register
PSDAT R/W
Reserved
Reserved
Reserved
Reserved
Reserved
LEN2
LEN1
LEN0
Output Enable
Register
OER
R/W
OE7
OE6
OE5
OE4
OE3
OE2
OE1
OE0
AIS Status
Register
AIS
R
AIS7
AIS6
AIS5
AIS4
AIS3
AIS2
AIS1
AIS0
AIS Interrupt
Enable
AISIE
R/W
AISIE
7 AISIE6 AISIE5 AISIE4
AISIE3
AISIE2
AISIE1
AISIE0
AIS Interrupt
Status
AISIS
R
AISIS7
AISIS6 AISIS5 AISIS4
AISIS3
AISIS2
AISIS1
AISIS0
Table 8. ID Register, ID (00h)
Bit
Name
Function
7-0
ID7-ID0
This register contains a unique revision code and is mask programmed.
For Rev. A4, 00h
For Rev. A5, 15h
Table 9. Analog Loopback Register, ALOOP (01h)
Bit
Name
Function
7-0
AL7-AL0
Setting a bit to
“
1
”
enables analog local loopback for transceivers 7- 0 respectively.
Table 10. Remote Loopback Register, RLOOP (02h)
Bit
Name
Function
7-0
RL7-RL0
Setting a bit to
“
1
”
enables remote loopback for transceivers 7-0 respectively.
Table 11. TAOS Enable Register, TAOS (03h)
Bit
1
Name
Function
2
7-0
TAOS7-TAOS0
Setting a bit to
“
1
”
causes a continuous stream of marks to be sent out at the TTIP and
TRING pins of the respective transceiver 7-0.
1. On power up all register bits are set to
“
0
”
.
2. MCLK is used as timing reference. If MCLK is not available then the channel TCLK is used as the
reference.This feature is not available in data recovery and line driver mode (MCLK= High and TCLK =
High).
Table 7. Register Bit Names (Sheet 2 of 2)
Register
Bit
Name
Sym
RW
7
6
5
4
3
2
1
0
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| LXT386LE | PCM TRANSCEIVER|QUAD|CEPT PCM-30/E-1|CMOS|QFP|100PIN|PLASTIC |
| LXT388LE | PCM TRANSCEIVER|DUAL|CEPT PCM-30/E-1|CMOS|QFP|100PIN|PLASTIC |
| LXT400JE | Hermetically Sealed, 3.3V, High Speed, High CMR, Logic Gate Optocoupler |
| LXT6155LE | Telecomm/Datacomm |
| LXT6251A | ATM/SONET MAPPER|CMOS|QFP|208PIN|PLASTIC |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| LXT386LE | 制造商:LEVEL1 功能描述: |
| LXT388LE | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:PCM TRANSCEIVER|DUAL|CEPT PCM-30/E-1|CMOS|QFP|100PIN|PLASTIC |
| LXT400 | 制造商:LVL1 制造商全稱:LVL1 功能描述:All Rate Extended Range Switched 56/DDS Transceiver |
| LXT400JE | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Transceiver Circuit For Telecommunications |
| LXT441 | 制造商:LVL1 制造商全稱:LVL1 功能描述:Switched 56/DDS Integrated DSU/CSU |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。