- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄362799 > Eval-AD1940EB (Analog Devices, Inc.) SigmaDSP-TM Multichannel 28-Bit Audio Processor PDF資料下載
參數(shù)資料
| 型號(hào)： | Eval-AD1940EB |
| 廠商： | Analog Devices, Inc. |
| 英文描述： | SigmaDSP-TM Multichannel 28-Bit Audio Processor |
| 中文描述： | SigmaDSP的，商標(biāo)多通道28位音頻處理器 |
| 文件頁數(shù)： | 4/32頁 |
| 文件大?。?/td> | 478K |
| 代理商： | EVAL-AD1940EB |
第1頁第2頁第3頁當(dāng)前第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁
AD1940
DIGITAL TIMING
Table 5 Digital Timing
1
Parameter
t
MP
MCLK Period
t
MP
MCLK Period
t
MP
MCLK Period
t
MP
MCLK Period
t
MP
MCLK Period
t
MDC
MCLK Duty Cycle
t
BIL
BCLK_IN LO Pulse Width
t
BIH
BCLK_IN HI Pulse Width
t
LIS
LRCLK_IN Setup
t
LIH
LRCLK_IN Hold
t
SIS
SDATA_INx Setup
t
SIH
SDATA_INx Hold
t
LOS
LRCLK_OUTx Setup
t
LOH
LRCLK_OUTx Hold
BCLK_OUTx Falling to
LRCLK_OUTx Timing Skew
t
SODS
SDATA_OUTx Delay
t
SODM
SDATA_OUTx Delay
t
CCPL
CCLK Pulse Width LO
t
CCPH
CCLK Pulse Width HI
t
CLS
CLATCH Setup
t
CLH
CLATCH Hold
t
CLPH
CLATCH Pulse Width HI
t
CDS
CDATA Setup
t
CDH
CDATA Hold
t
COD
COUT Delay
t
RLPW
RESETB LO Pulse Width
Rev. 0 | Page 4 of 32
Comments
512 f
S
mode
384 f
S
mode
256 f
S
mode
64 f
S
mode
Bypass mode
Bypass mode
To BCLK_IN rising
From BCLK_IN rising
To BCLK_IN rising
From BCLK_IN rising
Slave mode
Slave mode
Min
36
48
73
291
12
40
4
2
12
0
3
2
2
2
Max
244
366
488
1953
60
Unit
ns
ns
ns
ns
ns
%
ns
ns
ns
ns
ns
ns
ns
ns
t
TS
2
ns
Slave mode, from BCLK_OUTx falling
Master mode, from BCLK_OUTx falling
To CCLK rising
From CCLK rising
To CCLK rising
From CCLK rising
From CCLK rising
1 × INTMCLK (14)
2
1 × INTMCLK (14)
2
0
2 × INTMCLK + 4 (32)
2
2 × INTMCLK (28)
2
0
2 × INTMCLK + 2 (30)
2
10
17
17
4 × INTMCLK +18 (74)
2
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
1
All timing specifications are given for the default (I
2
S) states of the serial input control port and the serial output control ports. See
2
These specifications are based on the internal master clock period in a specific application. In normal operation, the master clock runs at 1,536 × f
s
, so the internal master
clock at f
s
= 48 kHz has a 14 ns period. The values in parentheses are the timing values for f
s
= 48 kHz.
.
Table 32
PLL
Table 6.
Parameter
Lock Time
Min
Typ
3
Max
20
Unit
ms
REGULATOR
Table 7.
Parameter
VSENSE Output Voltage
Min
2.25
Typ
2.5
Max
2.68
Unit
V
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| EVAL-AD1953EB | 16-bit fixed point DSP with Flash |
| EVAL-AD1958EB | PLL/Multibit DAC |
| EVAL-AD1959EB | PLL/Multibit DAC |
| EVAL-AD1974EB | 4 ADC with PLL, 192 kHz, 24-Bit Codec |
| EVAl-AD1974EBZ | 4 ADC with PLL, 192 kHz, 24-Bit Codec |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| EVAL-AD1940MINIB | 制造商:Analog Devices 功能描述:SIGMADSP EVAL BD - Bulk 制造商:Rochester Electronics LLC 功能描述: |
| EVAL-AD1940MINIBZ | 功能描述:BOARD EVAL AD1940 MINI SIGMADSP RoHS:是 類別:編程器，開發(fā)系統(tǒng) >> 評(píng)估演示板和套件 系列:SigmaDSP® 標(biāo)準(zhǔn)包裝:1 系列:PSoC® 主要目的:電源管理，熱管理 嵌入式:- 已用 IC / 零件:- 主要屬性:- 次要屬性:- 已供物品:板，CD，電源 |
| EVAL-AD1941EB | 制造商:Analog Devices 功能描述:EVAL BD SIGMADSPMULTICHANAUDIO PROCESSOR - Bulk |
| EVAL-AD1953EB | 制造商:Analog Devices 功能描述:EVAL BRD FOR 3 CH 24 BIT SIG-PROCESS DAC - Bulk 制造商:Analog Devices 功能描述:EVALUATION KIT ((NS)) |
| EVAL-AD1953EBZ | 制造商:Analog Devices 功能描述:EVAL BRD FOR 3 CH 24 BIT SIG-PROCESS DAC - Bulk |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。