- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄377002 > DSPB56007FJ50 DSP|24-BIT|CMOS|QFP|80PIN|PLASTIC PDF資料下載
參數(shù)資料
| 型號： | DSPB56007FJ50 |
| 英文描述： | DSP|24-BIT|CMOS|QFP|80PIN|PLASTIC |
| 中文描述： | 數(shù)字信號處理器| 24位|的CMOS | QFP封裝| 80腳|塑料 |
| 文件頁數(shù)： | 56/83頁 |
| 文件大小： | 382K |
| 代理商： | DSPB56007FJ50 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁當(dāng)前第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁
2-32
DSP56007/D
MOTOROLA
Specifications
Serial Host Interface (SHI) I
2
C Protocol Timing
Example:
for C
L
= 50 pF, R
P
= 2 k
, f = 88 MHz, Bypassed Filter mode: The master,
when operating with a DSP56007 SHI I
2
C slave with an 88 MHz operating frequency,
must generate a bus free time greater than 36 ns (T172 slave). Thus, the minimum
permissible t
I
This implies a maximum I
2
C serial frequency of 1010 kHz.
2
CCP
is 56
×
T
C
which gives a bus free time of at least 41 ns (T172 master).
In general, bus performance may be calculated from the C
L
and R
P
of the bus, the
Input Filter modes and operating frequencies of the master and the slave.
Table 2-15
contains the expressions required to calculate all relevant performance timing for a
given C
L
and R
P
.
Table 2-15
SHI Improved I
2
C Protocol Timing
Improved I
2
C (C
L
= 50 pF, R
P
= 2 k
)
No.
Char.
Sym.
Mode
Filter
Mode
Expression
50 MHz
2
66 MHz
3
88 MHz
4
U
n
i
t
Min Max Min Max Min Max
— Tolerable Spike
Width on SCL or
SDA
bypassed
narrow
wide
0
20
100
—
—
—
0
20
100
—
—
—
0
20
100
—
—
—
0
20
100
ns
ns
ns
171 SCL Serial Clock
Cycle
t
SCL
master
slave
bypassed
narrow
wide
bypassed
narrow
wide
t
I
2
CCP
+ 3
×
T
C
+
72 + t
r
2
CCP
+ 3
×
T
C
+
245 + t
r
t
I
535 + t
r
4
×
T
C
+ T
H
+
172 + t
r
4
×
T
C
+ T
H
+
366 + t
r
4
×
T
C
+ T
H
+
648 + t
r
0.5
×
t
I
42 – t
r
0.5
×
t
I
42 – t
r
0.5
×
t
I
42 – t
r
2
×
T
C
+ 11
2
×
T
C
+ 35
2
×
T
C
+ 70
12
50
150
t
I
2
CCP
+ 3
×
T
C
+
1050
1263
1593
500
694
976
—
—
—
—
—
—
1007
1225
1591
478
672
954
—
—
—
—
—
—
981
1199
1557
461
655
937
—
—
—
—
—
—
ns
ns
ns
ns
ns
ns
172 Bus Free Time
t
BUF
master
slave
bypassed
narrow
wide
bypassed
narrow
wide
2
CCP
–
2
CCP
–
2
CCP
–
60
80
100
51
75
110
—
—
—
—
—
—
46
68
102
41
65
100
—
—
—
—
—
—
38.2
60.9
95
33.7
57.7
92.7
—
—
—
—
—
—
ns
ns
ns
ns
ns
ns
173 Start Condition
Set-up Time
t
SU;STA
slave
bypassed
narrow
wide
12
50
150
—
—
—
12
50
150
—
—
—
12
50
150
—
—
—
ns
ns
ns
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| DSPB56007FJ66 | DSP|24-BIT|CMOS|QFP|80PIN|PLASTIC |
| DSPB56007FJ88 | DSP|24-BIT|CMOS|QFP|80PIN|PLASTIC |
| DSPE56007FJ50 | DSP|24-BIT|CMOS|QFP|80PIN|PLASTIC |
| DSPE56007FJ66 | DSP|24-BIT|CMOS|QFP|80PIN|PLASTIC |
| DSPE56007FJ88 | DSP|24-BIT|CMOS|QFP|80PIN|PLASTIC |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| DSPB56007FJ66 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:DSP|24-BIT|CMOS|QFP|80PIN|PLASTIC |
| DSPB56007FJ88 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:DSP|24-BIT|CMOS|QFP|80PIN|PLASTIC |
| DSPB56011 | 制造商:MOTOROLA 制造商全稱:Motorola, Inc 功能描述:24-BIT DVD DIGITAL SIGNAL PROCESSOR |
| DSPB56362AG120 | 功能描述:數(shù)字信號處理器和控制器 - DSP, DSC LEAD FREE DSP56362 RoHS:否 制造商:Microchip Technology 核心:dsPIC 數(shù)據(jù)總線寬度:16 bit 程序存儲器大小:16 KB 數(shù)據(jù) RAM 大小:2 KB 最大時鐘頻率:40 MHz 可編程輸入/輸出端數(shù)量:35 定時器數(shù)量:3 設(shè)備每秒兆指令數(shù):50 MIPs 工作電源電壓:3.3 V 最大工作溫度:+ 85 C 封裝 / 箱體:TQFP-44 安裝風(fēng)格:SMD/SMT |
| DSPB56362AG120 | 制造商:Freescale Semiconductor 功能描述:Digital Signal Processor IC DSP Type:Cor |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。