- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄202451 > VG36128161BFL-7L (VANGUARD INTERNATIONAL SEMICONDUCTOR CORP) 8M X 16 SYNCHRONOUS DRAM, 5.4 ns, PBGA54 PDF資料下載
參數(shù)資料
| 型號： | VG36128161BFL-7L |
| 廠商： | VANGUARD INTERNATIONAL SEMICONDUCTOR CORP |
| 元件分類： | DRAM |
| 英文描述： | 8M X 16 SYNCHRONOUS DRAM, 5.4 ns, PBGA54 |
| 封裝： | 10 X 9 MM, VFBGA-54 |
| 文件頁數(shù)： | 68/69頁 |
| 文件大?。?/td> | 1335K |
| 代理商： | VG36128161BFL-7L |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁當(dāng)前第68頁第69頁
Document :1G5-0183
Rev.5
Page 8
VIS
VG36128401B / VG36128801B / VG36128161B
CMOS Synchronous Dynamic RAM
A.C. Characteristics (Ta = 0 ~ 70°C, VDD = VDDQ = 3.3 0.3V , VSS = VSSQ = 0V, unless otherwise noted)
Note:
1. The CL=2 timing of -6 speed grade is just for reference.
2. tDPL is also called tWR
3. tDAL=tDPL+tRP or tDAL=tWR+tRP
Parameter
Symbol
Limitations
Unit
-6
-7H
-7L
-8H
Min
Max
Min
Max
Min
Max
Min
Max
CLK cycle time
CL = 3
tCK3
6
7.5
8
ns
CL = 2
tCK2
7.5
10
ns
CLK to valid out-
put delay
CL = 3
tAC3
5
5.4
6
ns
CL = 2
tAC2
5.4
6
ns
CLK high pulse width
tCH
2.5
3
ns
CLK low pulse width
tCL
2.5
3
ns
CKE setup time
tCKS
1.5
2
ns
CKE hold time
tCKH
0.8
1
ns
Command setup time
tCMS
1.5
2
ns
Command hold time
tCMH
0.8
1
ns
Address setup time
tAS
1.5
2
ns
Address hold time
tAH
0.8
1
ns
Input data setup time
tDS
1.5
2
ns
Intput data hold time
tDH
0.8
1
ns
Output data hold
time
CL = 3
tOH3
2.7
3
ns
CL = 2
tOH2
2.7
3
ns
CLK to output in low - Z
tLZ
0
ns
CLK to output in H - Z
tHZ
2.7
5.4
2.7
5.4
2.7
5.4
3
6
ns
ROW cycle time
tRC
60
67.5
70
ns
ROW active time
tRAS
42
100k
45
100k
45
100k
50
100k
ns
RAS to CAS delay
tRCD
15
20
ns
Row precharge time
tRP
15
20
ns
Row active to active
tRRD
12
14
15
20
ns
Write recovery time
tDPL
12
14
15
20
ns
Transition time
tT
1
10
1
10
1
10
1
10
ns
Mode reg. set cycle
tRSC
12
14
15
20
ns
Power down exit setup
tPDE
6
7
7.5
10
ns
Self refresh exit time
tSRX
6
7
7.5
10
ns
Refresh time
tREF
64
ms
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| VG95234E32-5P1X | 2 CONTACT(S), ALUMINUM ALLOY, MALE, MIL SERIES CONNECTOR, CLAMP AND CRIMP, PLUG |
| VG95234E32-5P1Y | 2 CONTACT(S), ALUMINUM ALLOY, MALE, MIL SERIES CONNECTOR, CLAMP AND CRIMP, PLUG |
| VG95234E32-5P1Z | 2 CONTACT(S), ALUMINUM ALLOY, MALE, MIL SERIES CONNECTOR, CLAMP AND CRIMP, PLUG |
| VG95234E32-5PN | 2 CONTACT(S), ALUMINUM ALLOY, MALE, MIL SERIES CONNECTOR, CLAMP AND CRIMP, PLUG |
| VG95234E32-5PW | 2 CONTACT(S), ALUMINUM ALLOY, MALE, MIL SERIES CONNECTOR, CLAMP AND CRIMP, PLUG |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| VG36128161BT | 制造商:VML 制造商全稱:VML 功能描述:CMOS Synchronous Dynamic RAM |
| VG36128401A | 制造商:VML 制造商全稱:VML 功能描述:CMOS Synchronous Dynamic RAM |
| VG36128401BT | 制造商:VML 制造商全稱:VML 功能描述:CMOS Synchronous Dynamic RAM |
| VG36128801A | 制造商:VML 制造商全稱:VML 功能描述:CMOS Synchronous Dynamic RAM |
| VG36128801BT | 制造商:VML 制造商全稱:VML 功能描述:CMOS Synchronous Dynamic RAM |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。