- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄381118 > STPCE1 STPC ELITE DATASHEET / X86 CORE GENERAL PURPOSE PC COMPATIBLE SYSTEM ON CHIP PDF資料下載
參數(shù)資料
| 型號： | STPCE1 |
| 英文描述： | STPC ELITE DATASHEET / X86 CORE GENERAL PURPOSE PC COMPATIBLE SYSTEM ON CHIP |
| 中文描述： | STPC精英部件/ x86內(nèi)核PC兼容的通用目的片上系統(tǒng) |
| 文件頁數(shù)： | 21/87頁 |
| 文件大小： | 1356K |
| 代理商： | STPCE1 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁當(dāng)前第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁
PIN DESCRIPTION
Release 1.3 - January 29, 2002
21/87
This is preliminary information on a new product now in development or undergoing evaluation. Details are subject to change without notice.
.
.
Table 2-4. ISA / IDE Dynamic Multiplexing
ISA BUS
(ISAOE# = 0)
RMRTCCS#
KBCS#
RTCRW#
RTCDS#
SA[19:8]
LA[23]
LA[22]
SA[21]
SA[20]
LA[19:17]
IOCHRDY
IDE
(ISAOE# = 1)
DD[15]
DD[14]
DD[13]
DD[12]
DD[11:0]
SCS3#
SCS1#
PCS3#
PCS1#
DA[2:0]
DIORDY
Table 2-5. ISA / Local Bus Pin Sharing
ISA / IPC
LOCAL BUS
SD[15:0]
DREQ_MUX[1:0]
SMEMR#
MEMW#
BHE#
AEN
ALE
MEMR#
IOR#
IOW#
REF#
IOCHCK#
GPIOCS#
ZWS#
SA[7:4]
TC, DACK_ENC[2:0]
SA[3]
ISAOE#,SA[2:0]
DEV_CLK, RTCAS
IOCS16#, MASTER#
SMEMW#, MCS16#
PD[15:0]
PA[21:20]
PA[19]
PA[18]
PA[17]
PA[16]
PA[15]
PA[14]
PA[13]
PA[12]
PA[11]
PA[10]
PA[9]
PA[8]
PA[7:4]
PA[3:0]
PRDY
IOCS#[3:0]
FCS#[1:0]
PRD#[1:0]
PWR#[1:0]
Table 2-6. Signal value on Reset
Signal Name
SYSRSTI# active
SYSRSTI# inactive
SYSRSTO# active
release of SYSRSTO#
BASIC CLOCKS AND RESETS
XTALO
ISA_CLK
ISA_CLK2X, OSC14M
GPCLK
HCLK
PCI_CLKO
MEMORY CONTROLLER
MCLKO
CS#[3:1]
CS#[0]
MA[10:0], BA[0]
RAS#[1:0], CAS#[1:0]
MWE#, DQM[7:0]
MD[63:0]
PCI INTERFACE
AD[31:0]
CBE[3:0], PAR
FRAME#, TRDY#, IRDY#
STOP#, DEVSEL#
SERR#
PCI_GNT#[2:0]
ISA BUS INTERFACE
14MHz
Low
14MHz
24MHz
Oscillating at the speed defined by the strap options.
HCLK divided by 2 or 3, depending on the strap options.
7MHz
66MHz if asynchonous mode, HCLK speed if synchronized mode.
High
High
0x00
High
High
Input
SDRAM init sequence:
Write Cycles
0x0000
Low
Input
Input
Input
High
First prefetch cycles
when not in Local Bus mode.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| STPCE1DDBC | Microprocessor |
| STPCE1DDBI | Microprocessor |
| STPCE1HDC | Microprocessor |
| STPCELITE | X86 Core General Purpose PC Compatible System - on - Chip |
| STPCE1EDBI | X86 Core General Purpose PC Compatible System - on - Chip |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| STPCE1DDBC | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Microprocessor |
| STPCE1DDBI | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Microprocessor |
| STPCE1EDBC | 制造商:STMICROELECTRONICS 制造商全稱:STMicroelectronics 功能描述:X86 Core General Purpose PC Compatible System - on - Chip |
| STPCE1EDBI | 制造商:STMICROELECTRONICS 制造商全稱:STMicroelectronics 功能描述:X86 Core General Purpose PC Compatible System - on - Chip |
| STPCE1EEBC | 制造商:STMicroelectronics 功能描述:X86 CORE PC COMPATIBLE INFORMATION APPLIANCE SYSTEM-ON-CHIP - Bulk |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。