- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄372115 > SAA7378GP (NXP Semiconductors N.V.) Single Chip Digital Servo Processor and Compact Disc Decoder PDF資料下載
參數(shù)資料
| 型號： | SAA7378GP |
| 廠商： | NXP Semiconductors N.V. |
| 英文描述： | Single Chip Digital Servo Processor and Compact Disc Decoder |
| 中文描述： | 單片機數(shù)字伺服處理器和光盤解碼器 |
| 文件頁數(shù)： | 31/45頁 |
| 文件大小： | 224K |
| 代理商： | SAA7378GP |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁當前第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁
Philips Semiconductors
Preliminary specification: Version 1.0
May 1995
31
Digital Servo Processor and Compact Disc Decoder (CD7)
SAA7378GP
REGISTER
ADDRESS
DATA
FUNCTION
INITIAL
4
0 1 0 0
x 0 0 0
x 0 0 1
x 0 1 0
x 0 1 1
x 1 0 0
x 1 0 1
x 1 1 0
x 1 1 1
0 x x x
1 x x x
x x 0 0
x x 0 1
x x 1 0
x x 1 1
0 0 x x
0 1 x x
1 0 x x
x x 0 0
x x 0 1
x x 1 0
x x 1 1
0 0 x x
0 1 x x
1 0 x x
1 1 x x
x 0 0 0
x 1 0 0
0 x x x
1 x x x
Motor gain G = 3.2
Motor gain G = 4.0
Motor gain G = 6.4
Motor gain G = 8.0
Motor gain G = 12.8
Motor gain G = 16.0
Motor gain G = 25.6
Motor gain G = 32.0
Disable comparator clock divider
Enable comparator clock divider; only if SELLPLL set high
Motor f4 = 0.5Hz
Motor f4 = 0.7Hz
Motor f4 = 1.4Hz
Motor f4 = 2.8Hz
Motor f3 = 0.85Hz
Motor f3 = 1.71Hz
Motor f3 = 3.42Hz
Motor power max. 37%
Motor power max. 50%
Motor power max. 75%
Motor power max. 100%
MOTO1, MOTO2 pins tri-state
Motor PWM mode
Motor PDM mode
Motor CDV mode
DAC data normal value
DAC data inverted value
L channel first at DAC (WCLK normal)
R channel first at DAC (WCLK inverted)
Loop BW Hz
Int. BW Hz
1640
525
3279
263
6560
131
1640
1050
3279
525
6560
263
1640
2101
3279
1050
6560
525
1640
4200
3279
2101
6560
1050
Reset
(Motor gain)
Reset
5
0 1 0 1
Reset
(Motor bandwidth)
Reset
6
0 1 1 0
Reset
(Motor output
configuration)
Reset
7
0 1 1 1
Reset
(DAC output)
Reset
Low-pass BW Hz
8400
16800
33600
8400
16800
33600
8400
16800
33600
8400
16800
33600
8
1 0 0 0
0 0 0 0
0 0 0 1
0 0 1 0
0 1 0 0
0 1 0 1
0 1 1 0
1 0 0 0
1 0 0 1
1 0 1 0
1 1 0 0
1 1 0 1
1 1 1 0
(PLL loop filter
bandwidth)
Reset
Table 1 Registers 0 to E
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| SAA7380 | Error correction and host interface IC for CD-ROM ELM |
| SAA7380GP | Error correction and host interface IC for CD-ROM ELM |
| SAA7381 | ATAPI CD-R block decoder |
| SAA7382GP | Error correction and host interface IC for CD-ROM ELM |
| SAA7382 | Error correction and host interface IC for CD-ROM ELM |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| SAA7380 | 制造商:PHILIPS 制造商全稱:NXP Semiconductors 功能描述:Error correction and host interface IC for CD-ROM ELM |
| SAA7380GP | 制造商:PHILIPS 制造商全稱:NXP Semiconductors 功能描述:Error correction and host interface IC for CD-ROM ELM |
| SAA7381 | 制造商:PHILIPS 制造商全稱:NXP Semiconductors 功能描述:ATAPI CD-R block decoder |
| SAA7382 | 制造商:PHILIPS 制造商全稱:NXP Semiconductors 功能描述:Error correction and host interface IC for CD-ROM ELM |
| SAA7382GP | 制造商:PHILIPS 制造商全稱:NXP Semiconductors 功能描述:Error correction and host interface IC for CD-ROM ELM |
發(fā)布緊急采購，3分鐘左右您將得到回復。