參數(shù)資料
型號： S1R72803F00A100
元件分類： 微控制器/微處理器
英文描述： 1 CHANNEL(S), 400M bps, SERIAL COMM CONTROLLER, PQFP100
封裝： 0.40 MM PITCH, PLASTIC, QFP20-184
文件頁數(shù)： 76/115頁
文件大小： 833K
代理商： S1R72803F00A100
S1R72803F00A
EPSON
59
Cycle Time Register
Each of CycSecond, CycCount, and CycOffset Registers updates the timer by updating the current value of the
cycle timer used for isochronous transfer.
When the self node is a CYCLE MASTER, set the value of each register in the CYCLE START PACKET.
When the self node is not a CYCLE MASTER, set the cycle_time_data of a received CYCLE START PACKET
on each register.
This register is enabled when LINKCtl(Hi). DisCycTimer=“0”.
Reserve this register as a CycSecond(Hi) for WORD access.
CYCLE_TIME.second_count
This bit field indicates an integer at the place of Second of the cycle timer.
It is enabled when the LINKCtl(H).DisCycTimer= “0” and the Cycle Second is incremented every time the
CycleCount reaches 8000. When the Cycle Second exceeds 127, it is restored to 0.
CYCLE_TIME.cycle_count
When the self node is a CYCLE MASTER and the DisCycTimer=“0”, it is incremented every time the Cycle
Offset reached 3072. When the Cycle Count reaches 8000, it is restored to 0.
CYCLE_TIME. cycle.offset
When the self node is a CYCLE TIMER and the DisCycTimer=“0”, it is incremented in a cycle of 24.576MHz.
When the Cycle Offset reaches 3072, it is restored to 0 and then the Cycle Count is incremented.
Address
Register Name
Bit Symbol
R/W
Description
H.Rst S.Rst B.Rst
0x2C
CYCLE_TIME_H
7: Cycle Second[6]
6: Cycle Second[5]
5: Cycle Second[4]
4: Cycle Second[3]
R/W
CYCLE_TIME.second_count
0x00
–
3: Cycle Second[2]
2: Cycle Second[1]
1: Cycle Second[0]
0: Cycle Count[12]
0x2D
CYCLE_TIME_MH
7: Cycle Count[11]
6: Cycle Count[10]
5: Cycle Count[9]
4: Cycle Count[8]
0x00
–
3: Cycle Count[7]
2: Cycle Count[6]
R/W
CYCLE_TIME.cycle_count
1: Cycle Count[5]
0: Cycle Count[4]
0x2E
CYCLE_TIME_ML
7: Cycle Count[3]
6: Cycle Count[2]
5: Cycle Count[1]
4: Cycle Count[0]
0x00
–
3: Cycle Offset[11]
2: Cycle Offset[10]
1: Cycle Offset[9]
0: Cycle Offset8[]
0x2F
CYCLE_TIME_L
7: Cycle Offset[7]
6: Cycle Offset[6]
R/W
CYCLE_TIME.cycle_offset
5: Cycle Offset[5]
4: Cycle Offset[4]
0x00
–
3: Cycle Offset[3]
2: Cycle Offset[2]
1: Cycle Offset[1]
0: Cycle Offset[0]
相關PDF資料
PDF描述
S1R72C05B08 UNIVERSAL SERIAL BUS CONTROLLER, PBGA121
S1R72C05B10 UNIVERSAL SERIAL BUS CONTROLLER, PBGA121
S1R72V17B00A UNIVERSAL SERIAL BUS CONTROLLER, PBGA60
S1R72V18B10 UNIVERSAL SERIAL BUS CONTROLLER, PBGA121
S1R72V27B05 UNIVERSAL SERIAL BUS CONTROLLER, PBGA60
相關代理商/技術參數(shù)
參數(shù)描述
S1R72803F00A200 功能描述:IC LINK CTRLR 1394 IDE-66 184QFP RoHS:否 類別:集成電路 (IC) >> 接口 - 控制器 系列:- 標準包裝:4,900 系列:- 控制器類型:USB 2.0 控制器 接口:串行 電源電壓:3 V ~ 3.6 V 電流 - 電源:135mA 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:36-VFQFN 裸露焊盤 供應商設備封裝:36-QFN（6x6） 包裝:* 其它名稱:Q6396337A
S1R72805F00A2 功能描述:IC LINK CTRLR 1394 IDE100 100QFP RoHS:否 類別:集成電路 (IC) >> 接口 - 控制器 系列:- 標準包裝:4,900 系列:- 控制器類型:USB 2.0 控制器 接口:串行 電源電壓:3 V ~ 3.6 V 電流 - 電源:135mA 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:36-VFQFN 裸露焊盤 供應商設備封裝:36-QFN（6x6） 包裝:* 其它名稱:Q6396337A
S1R72901F00A 功能描述:IC LINK CTRLR/PHY 1394 100-QFP RoHS:否 類別:集成電路 (IC) >> 接口 - 控制器 系列:- 標準包裝:4,900 系列:- 控制器類型:USB 2.0 控制器 接口:串行 電源電壓:3 V ~ 3.6 V 電流 - 電源:135mA 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:36-VFQFN 裸露焊盤 供應商設備封裝:36-QFN（6x6） 包裝:* 其它名稱:Q6396337A
S1R72901F00A200 功能描述:IC PHY CONT 2PORT 1394A 100-QFP RoHS:否 類別:集成電路 (IC) >> 接口 - 控制器 系列:- 標準包裝:4,900 系列:- 控制器類型:USB 2.0 控制器 接口:串行 電源電壓:3 V ~ 3.6 V 電流 - 電源:135mA 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:36-VFQFN 裸露焊盤 供應商設備封裝:36-QFN（6x6） 包裝:* 其它名稱:Q6396337A
S1R72C05 制造商:EPSON 制造商全稱:EPSON 功能描述:Support for control, bulk, interrupt, and isochronous transfers
發(fā)布緊急采購，3分鐘左右您將得到回復。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*