- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄98069 > S1D13700F02A100 320 X 240 PIXELS CRT OR FLAT PNL GRPH DSPL CTLR, PQFP64 PDF資料下載
參數(shù)資料
| 型號(hào)： | S1D13700F02A100 |
| 元件分類： | 顯示控制器 |
| 英文描述： | 320 X 240 PIXELS CRT OR FLAT PNL GRPH DSPL CTLR, PQFP64 |
| 封裝： | LEAD FREE, TQFP-64 |
| 文件頁(yè)數(shù)： | 101/108頁(yè) |
| 文件大?。?/td> | 1373K |
| 代理商： | S1D13700F02A100 |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)第89頁(yè)第90頁(yè)第91頁(yè)第92頁(yè)第93頁(yè)第94頁(yè)第95頁(yè)第96頁(yè)第97頁(yè)第98頁(yè)第99頁(yè)第100頁(yè)當(dāng)前第101頁(yè)第102頁(yè)第103頁(yè)第104頁(yè)第105頁(yè)第106頁(yè)第107頁(yè)第108頁(yè)
5: SPECIFICATIONS
S1D13700 Technical Manual
EPSON
87
Gemeric Bus Interface Timing
[VSS = 0V, VDD = 4.5 – 5.5V, Ta = -40 – 85°C]
Symbol
Parameter
Spec
Unit
Min.
Max.
fCLK
BUS clock frequency
—
64
MHz
TCLK
BUS clock period
1/fCLK
—
ns
t1
AB [16 : 0] setrup to first CLK rising edge where CS# = 0 and either
RD# = 0 or WR# = 0
11
—
ns
t2
CS# setup to CLK rising edge
9
—
ns
t3
RD#, WR# setup to CLK rising edge
9
—
ns
t4
RD#, WR# state change to WAIT# driven low
1
5
ns
t5
RD# falling edge to DB [15 : 0] driven (ead cycle)
3Tc+9ns
—
Tclk
t6
DB [15 : 0] setup to 4th rising CLK edge after CS# = 0 and WR# = 0
1
—
TCLK
t7
AB [16 : 0], CS# hold from RD#, WR# rising edge
8
—
ns
t8
CS# deasserted to reasserted
- When read
- when Write (next cycle = write cycle)
- when Write (next cycle = read cycle)
1Tclk
2Tclk+8ns
5Tclk+8ns
—
ns
t9
WAIT# rising edge to RD#, WR# rising edge
0
—
ns
t10
WR#, RD# deasserted to reasserted
- When read
- when Write (next cycle = write cycle)
- when Write (next cycle = read cycle)
1Tclk
2Tclk+8ns
5Tclk+8ns
—
ns
t11
Rising edge of either RD# or WR# to WAIT# high impedance 0.5
TCLK
—
0.5
TCLK
t12
D [15 : 0] hold from WR# rising edge (write cycle)
1
—
ns
t13
D [15 : 0] hold from RD# rising edge (read cycle)
1
—
ns
t14
Cycle Length
Read
Write (next write cycle)
Write (next read cycle)
6
7
10
—
TCLK
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| S1D13706F00A | 320 X 240 PIXELS CRT OR FLAT PNL GRPH DSPL CTLR, PQFP100 |
| S1D13806F00A | CRT OR FLAT PNL GRPH DSPL CTLR, PQFP144 |
| S1D13A05B00B | 320 X 320 PIXELS CRT OR FLAT PNL GRPH DSPL CTLR, PBGA121 |
| S1D13A05F00A100 | 320 X 320 PIXELS CRT OR FLAT PNL GRPH DSPL CTLR, PBGA121 |
| S1R72005F00A300 | UNIVERSAL SERIAL BUS CONTROLLER, PQFP64 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| S1D13701F00A100 | 功能描述:LCD 驅(qū)動(dòng)器 Organic EL Controller RoHS:否 制造商:Maxim Integrated 數(shù)位數(shù)量:4.5 片段數(shù)量:30 最大時(shí)鐘頻率:19 KHz 工作電源電壓:3 V to 3.6 V 最大工作溫度:+ 85 C 最小工作溫度:- 20 C 封裝 / 箱體:PDIP-40 封裝:Tube |
| S1D13702F00A100 | 功能描述:LCD 驅(qū)動(dòng)器 Organic EL Controller RoHS:否 制造商:Maxim Integrated 數(shù)位數(shù)量:4.5 片段數(shù)量:30 最大時(shí)鐘頻率:19 KHz 工作電源電壓:3 V to 3.6 V 最大工作溫度:+ 85 C 最小工作溫度:- 20 C 封裝 / 箱體:PDIP-40 封裝:Tube |
| S1D13704F00A | 制造商:EPSON 制造商全稱:EPSON 功能描述:LCD Controller ICs |
| S1D13704F00A200 | 制造商:Epson Electronics America Inc 功能描述:D1370400A2 : Pb-Free LCD CONTROLLER 制造商:Epson Electronics America Inc 功能描述:640 x 240 Resolution 40 kB SRAM 256 Colors Surface Mount TFT Display Controller 制造商:Epson 功能描述:D1370400A2 : Pb-Free LCD CONTROLLER |
| S1D13705F00A | 制造商:EPSON 制造商全稱:EPSON 功能描述:LCD Controller ICs |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。