- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄25640 > S1C7XXXF00E199 16-BIT, 90 MHz, RISC MICROCONTROLLER, PQFP PDF資料下載
參數(shù)資料
| 型號： | S1C7XXXF00E199 |
| 元件分類： | 微控制器/微處理器 |
| 英文描述： | 16-BIT, 90 MHz, RISC MICROCONTROLLER, PQFP |
| 文件頁數(shù)： | 149/196頁 |
| 文件大?。?/td> | 1650K |
| 代理商： | S1C7XXXF00E199 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁當前第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁
6 FUNCTIONS
6-6
EPSON
S1C17 FAMILY S1C17 CORE MANUAL
6.3 Interrupts
When an interrupt occurs during program execution, the processor enters an interrupt handling state. The interrupt
handling state is a process by which the processor branches to the corresponding user’s service routine for the
interrupt that occurred. The processor returns after branching and starts executing the program from where it left
off.
6.3.1 Priority of Interrupts
The interrupts supported by the S1C17 Core, their vector addresses and the priority of these interrupts are listed in
the table below.
Table 6.3.1.1 Vector Address and Priority of Interrupts
Interrupt
Reset
Address misaligned interrupt
Debug interrupt
NMI
Software interrupt
Maskable external interrupt
Vector address (Hex)
TTBR + 0x00
TTBR + 0x04
(0xfffc00)
TTBR + 0x08
TTBR + 0x00 to TTBR + 0x7c
Priority
High
Low
When two or more interrupts occur simultaneously, they are processed in order of priority beginning with the one
that has the highest priority.
When an interrupt occurs, the processor disables interrupts that would occur thereafter and performs interrupt
handling. To support multiple interrupts (or another interrupt from within an interrupt), set the IE flag in the PSR
to 1 in the interrupt handler routine to enable interrupts during interrupt handling. Basically, even when multiple
interrupts are enabled, interrupts whose priorities are below the one set by the IL[2:0] bits in the PSR are not
accepted.
The debug interrupt does not use the vector table and the stack. The PC and PSR are saved in a specific area along
with R0.
The table below shows the addresses that are referenced when a debug interrupt occurs.
Table 6.3.1.2 Debug Interrupt Handler Start Address and Register Save Area
Address
0xfffc00
DBRAM set value + 0x00
DBRAM set value + 0x04
Content
Debug interrupt handler start address
PC and PSR save area
R0 save area
(DBRAM: See Section 4.2.3)
During debug interrupt handling, neither other interrupts nor multiple debug interrupts are accepted. They are kept
pending until the debug interrupt handling currently underway finishes.
相關PDF資料 |
PDF描述 |
|---|---|
| S2041 | PHOTO TRANSISTOR DETECTOR |
| S3P44R10 | TRIGGER OUTPUT SOLID STATE RELAY, 4000 V ISOLATION-MAX |
| S3S12P128J0VQK | 16-BIT, MROM, 1.05 MHz, MICROCONTROLLER, PQFP80 |
| MC9S12P128J0CFTR | 16-BIT, FLASH, 1.05 MHz, MICROCONTROLLER, QCC48 |
| MC3S12P128J0VFTR | 16-BIT, MROM, 1.05 MHz, MICROCONTROLLER, QCC48 |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| S1C88349 | 制造商:EPSON 制造商全稱:EPSON 功能描述:8-bit Single Chip Microcomputer |
| S1C88649 | 制造商:EPSON 制造商全稱:EPSON 功能描述:8-bit Single Chip Microcomputer |
| S1C88650 | 制造商:EPSON 制造商全稱:EPSON 功能描述:8-bit Single Chip Microcomputer |
| S1C88655 | 制造商:EPSON 制造商全稱:EPSON 功能描述:8-bit Single Chip Microcomputer |
| S1C88816 | 制造商:EPSON 制造商全稱:EPSON 功能描述:8-bit Single Chip Microcomputer |
發(fā)布緊急采購，3分鐘左右您將得到回復。