參數(shù)資料
型號(hào): PM8621
廠商: PMC-Sierra, Inc.
英文描述: NSE-8G⑩ Standard Product Data Sheet Preliminary
中文描述: 網(wǎng)絡(luò)搜索引擎,第八代⑩標(biāo)準(zhǔn)的產(chǎn)品數(shù)據(jù)的初步
文件頁數(shù): 51/184頁
文件大小: 1122K
代理商: PM8621
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁當(dāng)前第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁
NSE-8G Standard Product Data Sheet
Preliminary
Proprietary and Confidential to PMC-Sierra, Inc., and for its Customers’ Internal Use
Document ID: PMC-2010850, Issue 1
50
Table 4 Switching Control RAM Layout
Control Page 0
STS
Control Page 1
STS
Row
RAM Address
Row
Col
Col
0
1
1
1
1
1
1
1
2
1
1
2
1
1
9719
12
9
90
12
9
90
The multiplexers that select the inputs for each egress port are straight forward 12
to-1
multiplexers. They require five bits of control during each 77.76 MHz clock cycle. Their outputs
go to the T8TEs. This design permits unicast, multicast, and broadcast.
9.5
Clock Synthesis and Transmit Reference Digital Wrapper (CSTR)
The CSTR contains the configuration registers for the CSU and TXREF LVDS analog locks.
9.6
Fabric Latency
The flow of octets from ingress LVDS to egress LVDS has variable latency, depending on the
timing of the arriving LVDS stream, and the clock variation on the egress LVDS drivers. A
reasonable estimate of the NSE’s latency can be arrived at by making assumptions about the
depths of the receive and transmit FIFOs: we assume the “C1” timing is set to maintain about
four samples in the ingress FIFO; the egress FIFO is designed to be centered at four samples – so
typically delay due to FIFOs will be 8 clock cycles. The latency through the space switch stage is
three clock cycles. Data latency through the analog blocks is around 90 ns. The typical latency of
the NSE-8
G is 24 clock cycles or 308 ns. With worst case conditions in both FIFOs, latency rises
to 36 clock cycles or 463 ns.
9.7
JTAG Support
The NSE-8G provides JTAG support for testing device interconnection on a PC board.
9.8
Microprocessor Interface
The Microprocessor Interface Block provides the logic required to interface the normal mode and
test mode registers within the NSE-8G to a generic microprocessor bus. The normal mode
registers are used during normal operation to configure and monitor the NSE. The register set is
accessed as shown in the Register Memory Map table below. Addresses that are not shown are
not used and must be treated as Reserved.
相關(guān)PDF資料
PDF描述
PM8621-BIAP NSE-8G⑩ Standard Product Data Sheet Preliminary
PM9311 Enhanced TT1TM Switch Fabric
PM9311-UC ENHANCED TT1⑩ SWITCH FABRIC
PM9312 Enhanced TT1TM Switch Fabric
PM9312-UC ENHANCED TT1⑩ SWITCH FABRIC
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
PM8621-BIAP 制造商:PMC 制造商全稱:PMC 功能描述:NSE-8G⑩ Standard Product Data Sheet Preliminary
PM87 制造商:FERROXCUBE 制造商全稱:Ferroxcube International Holding B.V. 功能描述:PM cores
PM87/70-3C94 制造商:Yageo / Ferroxcube 功能描述:FERRITE CORE PM 3C94 制造商:Yageo / Ferroxcube 功能描述:FERRITE CORE, PM, 3C94, Core Size:PM87, Material Grade:3C94, Effective Magnetic Path Length:146mm, Ae Effective Cross Section Area:910mm2, Inductance Factor Al:15000nH, SVHC:No SVHC (20-Jun-2013), External Depth:70mm, External , RoHS Compliant: Yes
PM871 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Analog IC