- 您現在的位置：買賣IC網 > PDF目錄25635 > MD80C52EXXX-16SBD (ATMEL CORP) 8-BIT, MROM, 16 MHz, MICROCONTROLLER, CDIP40 PDF資料下載
參數資料
| 型號： | MD80C52EXXX-16SBD |
| 廠商： | ATMEL CORP |
| 元件分類： | 微控制器/微處理器 |
| 英文描述： | 8-BIT, MROM, 16 MHz, MICROCONTROLLER, CDIP40 |
| 封裝： | 0.600 INCH, CERAMIC, DIP-40 |
| 文件頁數： | 169/198頁 |
| 文件大小： | 4822K |
| 代理商： | MD80C52EXXX-16SBD |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁當前第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁
72
8111C–MCU Wireless–09/09
AT86RF231
Bit 5 - AACK_FLTR_RES_FT
This register bit shall only be set if AACK_UPLD_RES_FT = 1.
If AACK_FLTR_RES_FT = 1 reserved frame types are filtered similar to data frames as speci-
fied in IEEE 802.15.4-2006. Reserved frame types are explained in IEEE 802.15.4, section
7.2.1.1.1.
If AACK_FLTR_RES_FT = 0 the received reserved frame is only checked for a valid FCS.
Bit 4 - AACK_UPLD_RES_FT
If AACK_UPLD_RES_FT = 1 received frames indicated as a reserved frame are further pro-
cessed. For those frames, an IRQ_3 (TRX_END) interrupt is generated if the FCS is valid.
In conjunction with the configuration bit AACK_FLTR_RES_FT set, these frames are handled
like IEEE 802.15.4 compliant data frames during RX_AACK transaction. An IRQ_5 (AMI) inter-
rupt is issued, if the addresses in the received frame match the node's addresses.
That means, if a reserved frame passes the third level filter rules, an acknowledgement frame is
generated and transmitted if it was requested by the received frame. If this is not wanted register
bit AACK_DIS_ACK (register 0x2E, CSMA_SEED_1) has to be set.
Bit 3 - Reserved
Bit 2 - AACK_ACK_TIME
According to IEEE 802.15.4, section 7.5.6.4.2, the transmission of an acknowledgment frame
shall commence 12 symbols (aTurnaroundTime) after the reception of the last symbol of a data
or MAC command frame. This is achieved with the reset value of the register bit
AACK_ACK_TIME.
Alternatively, if AACK_ACK_TIME = 1 an acknowledgment frame is sent already 2 symbol peri-
ods after the reception of the last symbol of a data or MAC command frame. This may be
applied to proprietary networks or networks using the High Data Rate Modes to increase battery
lifetime and to improve the overall data throughput; refer to Section 11.3 “High Data Rate
This setting affects also to acknowledgment frame response time for slotted acknowledgement
Bit 1 - AACK_PROM_MODE
Register bit AACK_PROM_MODE enables the promiscuous mode, within the RX_AACK mode;
refer to IEEE 802.15.4-2006, section 7.5.6.5.
If this bit is set, every incoming frame with a valid PHR finishes with IRQ_3 (TRX_END) interrupt
even if the third level filter rules do not match or the FCS is not valid. Register bit
RX_CRC_VALID (register 0x06, PHY_RSSI) is set accordingly.
Here, if a frame passes the third level filter rules, an acknowledgement frame is generated and
transmitted unless disabled by register bit AACK_DIS_ACK (register 0x2E, CSMA_SEED_1).
Bit 0 - Reserved
相關PDF資料 |
PDF描述 |
|---|---|
| MD80C52EXXX-20SB | 8-BIT, MROM, 20 MHz, MICROCONTROLLER, CDIP40 |
| MQ80C32E-36SC | 8-BIT, 36 MHz, MICROCONTROLLER, CQFP44 |
| MR80C52XXX-20:R | 8-BIT, MROM, 20 MHz, MICROCONTROLLER, CQCC44 |
| MQ80C32E-30/883 | 8-BIT, 30 MHz, MICROCONTROLLER, CQFP44 |
| MR80C52CXXX-16/883R | 8-BIT, MROM, 16 MHz, MICROCONTROLLER, CQCC44 |
相關代理商/技術參數 |
參數描述 |
|---|---|
| MD80C86 | 制造商:INTERSIL 制造商全稱:Intersil Corporation 功能描述:CMOS 16-Bit Microprocessor |
| MD80C862 | 制造商:Intel 功能描述:PROCESSOR:MICRO-PROCESSOR |
| MD80C86-2 | 制造商:INTERSIL 制造商全稱:Intersil Corporation 功能描述:CMOS 16-Bit Microprocessor |
| MD80C86-2/883 | 制造商:Intersil Corporation 功能描述:MPU 16BIT CMOS 8MHZ 40CDIP - Rail/Tube 制造商:Rochester Electronics LLC 功能描述:CPU 16BILT 5V CMOS 8MHZ 40CDIP - Bulk |
| MD80C86-2/B | 制造商:Intersil Corporation 功能描述:MPU 16BIT CMOS 8MHZ 40CDIP - Rail/Tube |
發(fā)布緊急采購，3分鐘左右您將得到回復。