- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄358933 > LPC47B37X (SMSC Corporation) 100 Pin Enhanced Super I/O for LPC Bus with SMBus Controller for Commercial Applications PDF資料下載
參數(shù)資料
| 型號： | LPC47B37X |
| 廠商： | SMSC Corporation |
| 英文描述： | 100 Pin Enhanced Super I/O for LPC Bus with SMBus Controller for Commercial Applications |
| 中文描述： | 100引腳增強的超級I / O控制器，帶有SMBus為商業(yè)應用的LPC總線 |
| 文件頁數(shù)： | 144/254頁 |
| 文件大小： | 659K |
| 代理商： | LPC47B37X |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁當前第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁
144
For the GPIO events, the polarity of the edge used to set the status bit and generate a PME is
controlled by the polarity bit of the GPIO control register. For non-inverted polarity (default) the status
bit is set on the low-to-high edge. If the EETI function is selected for a GPIO then both a high-to-low and
a low-to-high edge will set the corresponding PME status bits. Status bits are cleared on a write of ‘1’.
The PME Wake registers also include status and enable bits for the fan tachometer input.
See the “Keyboard and Mouse PME Generation” section for information about using the keyboard and
mouse signals to generate a PME.
The P12 and P16 bits enable a PME event on single high-to-low edge or on both high-to-low and low-
to-high edges. Default is single edge. There is also a polarity select bit in the configuration register at
0xF0 in Logical Device 7. The register that selects the edge, Edge Select register, is located at the
address programmed in the Base I/O Address register in the Logical Device A at an offset of 21h. Refer
also to PME Status and Enable register 9. See the Runtime Registers sections for description on these
registers.
If both edges are selected for generating a PME via P12 or P16, then the PME is asserted on each
edge until the corresponding PME status bit is cleared.
Note that P12 and P16 status bits are cleared by a write of ‘1’. The SMI generated by P12 and P16 is
deasserted when the associated PME status bit is cleared.
In the LPC47B37x the nIO_PME pin can be programmed to be an open drain, active low, driver. The
LPC47B37x nIO_PME pin is fully isolated from other external devices that might pull the nIO_PME
signal low; i.e., the nIO_PME signal is capable of being driven high externally by another active device
or pullup even when the LPC47B37x Vcc is grounded, providing VTR power is active. The LPC47B37x
nIO_PME driver sinks 6mA at .55V max (see section 4.2.1.1 DC Specifications, page 122, in the PCI
Local Bus Specification, Revision 2.1).
The PME registers are run-time registers as follows. These registers are located in system I/O space at
an offset from Runtime Registers Block, the address programmed in Logical Device A at registers 0x60
and 0x61.
The following registers are for GPIO PME events:
§
PME Wake Status 2 (PME_STS2), PME Wake Enable 2 (PME_EN2)
§
PME Wake Status 3 (PME_STS3), PME Wake Enable 3 (PME_EN3)
§
PME Wake Status 4 (PME_STS4), PME Wake Enable 4 (PME_EN4)
§
PME Wake Status 5 (PME_STS5), PME Wake Enable 5 (PME_EN5)
§
PME Wake Status 7 (PME_STS7), PME Wake Enable 7 (PME_EN7)
The PME Wake Status 6 (PME_STS6), PME Wake Enable 6 (PME_EN6) registers are for the device
interrupt PME events.
The PME Wake Status 1 (PME_STS1), PME Wake Enable 1 (PME_EN1) registers are for pin and
internal function PME events.
See PME register description in the Runtime Register Section.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| LPC47M14X-NC | 128 PIN ENGANCED SUPER I/O CONTROLLER WITH AN LPC INTERFACE AND USB HUB |
| LPC47M14Y-NC | 128 PIN ENGANCED SUPER I/O CONTROLLER WITH AN LPC INTERFACE AND USB HUB |
| LPC47M14Z-NC | 128 PIN ENGANCED SUPER I/O CONTROLLER WITH AN LPC INTERFACE AND USB HUB |
| LPC47M14C-NC | BNC MALE TO RJ11/SCREW TESCA-BL10 |
| LPC47M14E-NC | 128 PIN ENGANCED SUPER I/O CONTROLLER WITH AN LPC INTERFACE AND USB HUB |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| LPC47B397-NS | 制造商:Microchip Technology Inc 功能描述:IC CTRLR SUPER I/O 128QFP 制造商:Microchip Technology Inc 功能描述:Custom Product, 128 QFP 14x20x2.7 TRAY |
| LPC47M102QFP | 制造商:Rochester Electronics LLC 功能描述:- Bulk |
| LPC47M102S-MC | 功能描述:輸入/輸出控制器接口集成電路 Enhanced Super I/O Controller RoHS:否 制造商:Silicon Labs 產(chǎn)品: 輸入/輸出端數(shù)量: 工作電源電壓: 最大工作溫度:+ 85 C 最小工作溫度:- 40 C 安裝風格:SMD/SMT 封裝 / 箱體:QFN-64 封裝:Tray |
| LPC47M102S-MS | 功能描述:輸入/輸出控制器接口集成電路 Enhanced Super I/O Controller RoHS:否 制造商:Silicon Labs 產(chǎn)品: 輸入/輸出端數(shù)量: 工作電源電壓: 最大工作溫度:+ 85 C 最小工作溫度:- 40 C 安裝風格:SMD/SMT 封裝 / 箱體:QFN-64 封裝:Tray |
| LPC47M107QFP | 制造商:Rochester Electronics LLC 功能描述:- Bulk |
發(fā)布緊急采購，3分鐘左右您將得到回復。