- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄358933 > LPC47B37X (SMSC Corporation) 100 Pin Enhanced Super I/O for LPC Bus with SMBus Controller for Commercial Applications PDF資料下載
參數(shù)資料
| 型號： | LPC47B37X |
| 廠商： | SMSC Corporation |
| 英文描述： | 100 Pin Enhanced Super I/O for LPC Bus with SMBus Controller for Commercial Applications |
| 中文描述： | 100引腳增強(qiáng)的超級I / O控制器，帶有SMBus為商業(yè)應(yīng)用的LPC總線 |
| 文件頁數(shù)： | 141/254頁 |
| 文件大?。?/td> | 659K |
| 代理商： | LPC47B37X |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁當(dāng)前第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁
141
WATCH DOG TIMER
The LPC47B37x contains a Watch Dog Timer (WDT). The Watch Dog Time-out status bit may be mapped
to an interrupt through the WDT_CFG Register (Runtime register at offset 54h).
The LPC47B37x's WDT has a programmable time-out ranging from 1 to 255 minutes with one minute
resolution, or 1 to 255 seconds with 1 second resolution. The units of the WDT timeout value are selected
via bit[7] of the WDT_TIMEOUT register. The WDT time-out value is set through the WDT_VAL register.
Setting the WDT_VAL register to 0x00 disables the WDT function (this is its power on default). Setting the
WDT_VAL to any other non-zero value will cause the WDT to reload and begin counting down from the
value loaded. When the WDT count value reaches zero the counter stops and sets the Watchdog time-
out status bit in the WDT_CTRL Register. Note: Regardless of the current state of the WDT, the WDT
time-out status bit can be directly set or cleared by the Host CPU.
There are three system events that can reset the WDT. These are a Keyboard Interrupt, a Mouse Interrupt
and I/O reads/writes to address 0x201 (an external Joystick Port). The effect on the WDT for each of
these system events may be individually enabled or disabled through bits in the WDT_CFG register.
When a system event is enabled through the WDT_CFG register, the occurrence of that event will cause
the WDT to reload the value stored in WDT_VAL and reset the WDT time-out status bit if set. If all three
system events are disabled the WDT will inevitably time out.
The Watch Dog Timer may be configured to generate an interrupt on the rising edge of the Time-out status
bit. The WDT interrupt is mapped to an interrupt channel through the WDT_CFG Register. When
mapped to an interrupt the interrupt request pin reflects the value of the WDT time-out status bit.
The host may force a Watch Dog time-out to occur by writing a "1" to bit 2 of the WDT_CTRL (Force WD
Time-out) Register. Writing a "1" to this bit forces the WDT count value to zero and sets bit 0 of the
WDT_CTRL (Watch Dog Status). Bit 2 of the WDT_CTRL is self-clearing.
See the Runtime Registers section for a description on these registers.
SYSTEM MANAGEMENT INTERRUPT (SMI)
The LPC47B37x implements a “group” nIO_SMI output pin. The System Management Interrupt is a
non-maskable interrupt with the highest priority level used for OS transparent power management. The
nSMI group interrupt output consists of the enabled interrupts from Super I/O Device Interrupts and
many of the GPIOs pins. The GP27/nIO_SMI pin, when selected for the nIO_SMI function, can be
programmed to be active high or active low via the polarity bit in the GP27 register. The output buffer
type of the pin can be programmed to be open-drain or push-pull via bit 7 of the GP27 register. The
nIO_SMI pin function defaults to active low, open-drain output.
The interrupts are enabled onto the group nSMI output via the SMI Enable Registers 1 to 7. The nSMI
output is then enabled onto the group nIO_SMI output pin via bit[7] in the SMI Enable Register 2. The
SMI output can also be enabled onto the serial IRQ stream (IRQ2) via Bit[6] in the SMI Enable Register
2.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| LPC47M14X-NC | 128 PIN ENGANCED SUPER I/O CONTROLLER WITH AN LPC INTERFACE AND USB HUB |
| LPC47M14Y-NC | 128 PIN ENGANCED SUPER I/O CONTROLLER WITH AN LPC INTERFACE AND USB HUB |
| LPC47M14Z-NC | 128 PIN ENGANCED SUPER I/O CONTROLLER WITH AN LPC INTERFACE AND USB HUB |
| LPC47M14C-NC | BNC MALE TO RJ11/SCREW TESCA-BL10 |
| LPC47M14E-NC | 128 PIN ENGANCED SUPER I/O CONTROLLER WITH AN LPC INTERFACE AND USB HUB |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| LPC47B397-NS | 制造商:Microchip Technology Inc 功能描述:IC CTRLR SUPER I/O 128QFP 制造商:Microchip Technology Inc 功能描述:Custom Product, 128 QFP 14x20x2.7 TRAY |
| LPC47M102QFP | 制造商:Rochester Electronics LLC 功能描述:- Bulk |
| LPC47M102S-MC | 功能描述:輸入/輸出控制器接口集成電路 Enhanced Super I/O Controller RoHS:否 制造商:Silicon Labs 產(chǎn)品: 輸入/輸出端數(shù)量: 工作電源電壓: 最大工作溫度:+ 85 C 最小工作溫度:- 40 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:QFN-64 封裝:Tray |
| LPC47M102S-MS | 功能描述:輸入/輸出控制器接口集成電路 Enhanced Super I/O Controller RoHS:否 制造商:Silicon Labs 產(chǎn)品: 輸入/輸出端數(shù)量: 工作電源電壓: 最大工作溫度:+ 85 C 最小工作溫度:- 40 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:QFN-64 封裝:Tray |
| LPC47M107QFP | 制造商:Rochester Electronics LLC 功能描述:- Bulk |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。