- 您現(xiàn)在的位置：買(mǎi)賣(mài)IC網(wǎng) > PDF目錄296198 > HYB25D128400CT-5 (QIMONDA AG) 32M X 4 DDR DRAM, 0.7 ns, PDSO66 PDF資料下載
參數(shù)資料
| 型號(hào)： | HYB25D128400CT-5 |
| 廠商： | QIMONDA AG |
| 元件分類： | DRAM |
| 英文描述： | 32M X 4 DDR DRAM, 0.7 ns, PDSO66 |
| 封裝： | PLASTIC, TSOP2-66 |
| 文件頁(yè)數(shù)： | 25/44頁(yè) |
| 文件大小： | 2618K |
| 代理商： | HYB25D128400CT-5 |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)當(dāng)前第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)
HYB25D128[40/80/16]0C[C/E/F/T]
128-Mbit Double-Data-Rate SDRAM
Internet Data Sheet
Rev. 1.70, 2008-04
31
03292006-U5AN-6TI1
TABLE 23
AC Timing - Absolute Specifications
Parameter
Symbol
–5
–6
Unit
Note/ Test
Condition 1)
DDR400B
DDR333B
Min.
Max.
Min.
Max.
DQ output access time from
CK/CK
t
AC
–0.7
+0.7
–0.7
+0.7
ns
CK high-level width
t
CH
0.45
0.55
0.45
0.55
t
CK
Clock cycle time
t
CK
5
8
6
12
ns
CL = 3.0 2)3)4)5)
6
12
6
12
ns
CL = 2.5 2)3)4)5)
7
12
7.5
12
ns
CL = 2.0 2)3)4)5)
CK low-level width
t
CL
0.45
0.55
0.45
0.55
t
CK
Auto precharge write recovery +
precharge time
t
DAL
Min. : (
t
WR/tCK)+(tRP/tCK), Max. : —
t
CK
DQ and DM input hold time
t
DH
0.4
—
0.45
—
ns
DQ and DM input pulse width
(each input)
t
DIPW
1.75
—
1.75
—
ns
DQS output access time from
CK/CK
t
DQSCK
–0.6
+0.6
–0.6
+0.6
ns
DQS input low (high) pulse width
(write cycle)
t
DQSL,H
0.35
—
0.35
—
t
CK
DQS-DQ skew (DQS and
associated DQ signals)
t
DQSQ
—
+0.40
—
+0.45
ns
TSOPII
DQS-DQ skew (DQS and
associated DQ signals)
t
DQSQ
—
+0.40
—
+0.40
ns
TFBGA
Write command to 1st DQS
latching transition
t
DQSS
0.72
1.25
0.75
1.25
t
CK
DQ and DM input setup time
t
DS
0.4
—
0.45
—
ns
DQS falling edge hold time from
CK (write cycle)
t
DSH
0.2
—
0.2
—
t
CK
DQS falling edge to CK setup
time (write cycle)
t
DSS
0.2
—
0.2
—
t
CK
Clock Half Period
t
HP
min. (
t
CL,
t
CH)
—min. (
t
CL,
t
CH)
—ns
Data-out high-impedance time
from CK/CK
t
HZ
—
+0.7
—
+0.7
ns
Address and control input hold
time
t
IH
0.6
—
0.75
—
ns
fast slew rate
0.7
—
0.8
—
ns
slow slew rate
Control and Addr. input pulse
width (each input)
t
IPW
2.2
—
2.2
—
ns
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| HYB25D256160CC-5 | 256 Mbit Double Data Rate SDRAM |
| HYB25S256160AC-7.5 | 16M X 16 SYNCHRONOUS DRAM, 7.5 ns, PBGA54 |
| HYB39S128160TEL-37 | MEMORY SPECTRUM |
| HYB39S128160TEL-5 | MEMORY SPECTRUM |
| HYB39S128160TEL-7 | MEMORY SPECTRUM |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| HYB25D128400CT-7 | 制造商:INFINEON 制造商全稱:Infineon Technologies AG 功能描述:128 Mbit Double Data Rate SDRAM |
| HYB25D128800AT-6 | 制造商:INFINEON 制造商全稱:Infineon Technologies AG 功能描述:128 Mbit Double Data Rate SDRAM |
| HYB25D128800AT-7 | 制造商:INFINEON 制造商全稱:Infineon Technologies AG 功能描述:128 Mbit Double Data Rate SDRAM |
| HYB25D128800AT-8 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:?128Mb (16Mx8) DDR200 (2-2-2)? |
| HYB25D128800ATL-6 | 制造商:INFINEON 制造商全稱:Infineon Technologies AG 功能描述:128 Mbit Double Data Rate SDRAM |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。