- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄173638 > GS8161Z18DGD-200IVT (GSI TECHNOLOGY) 1M X 18 ZBT SRAM, 6.5 ns, PBGA165 PDF資料下載
參數(shù)資料
| 型號： | GS8161Z18DGD-200IVT |
| 廠商： | GSI TECHNOLOGY |
| 元件分類： | SRAM |
| 英文描述： | 1M X 18 ZBT SRAM, 6.5 ns, PBGA165 |
| 封裝： | ROHS COMPLIANT, FPBGA-165 |
| 文件頁數(shù)： | 5/35頁 |
| 文件大?。?/td> | 488K |
| 代理商： | GS8161Z18DGD-200IVT |
第1頁第2頁第3頁第4頁當(dāng)前第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁
GS8161ZxxD(GT/D)-xxxV
Specifications cited are subject to change without notice. For latest documentation see http://www.gsitechnology.com.
Rev: 1.00 6/2011
13/35
2011, GSI Technology
Preliminary
Pipeline Mode Data I/O State Diagram
Intermediate
High Z
(Data In)
Data Out
(Q Valid)
High Z
B W
B
R
B
D
R
W
R
W
D
Current State (n)
Next State (n+2)
Transition
Input Command Code
Key
Transition
Intermediate State (N+1)
Notes:
1. The Hold command (CKE Low) is not
shown because it prevents any state change.
2. W, R, B, and D represent input command
codes as indicated in the Truth Tables.
Clock (CK)
Command
Current State
Intermediate
n
n+1
n+2
n+3
Current State and Next State Definition for
Pipeline Mode Data I/O State Diagram
Next State
State
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| GS8161Z18DT-250IV | 1M X 18 ZBT SRAM, 5.5 ns, PQFP100 |
| GS8161Z18DT-200T | 1M X 18 ZBT SRAM, 6.5 ns, PQFP100 |
| GS816218 | 1M x 18, 512K x 36 18Mb S/DCD Sync Burst SRAMs |
| GS816236D-150IT | 512K X 36 CACHE SRAM, 7.5 ns, PBGA165 |
| GS816236B-133IT | 512K X 36 CACHE SRAM, 8.5 ns, PBGA119 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| GS8161Z18DGD-200V | 制造商:GSI Technology 功能描述:165 BGA - Bulk |
| GS8161Z18DGD-250 | 制造商:GSI Technology 功能描述:165 BGA - Bulk |
| GS8161Z18DGD-375 | 制造商:GSI Technology 功能描述:165 BGA - Bulk |
| GS8161Z18DGD-375I | 制造商:GSI Technology 功能描述:165 BGA - Bulk |
| GS8161Z18DGT-150 | 制造商:GSI Technology 功能描述:100 TQFP - Bulk |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。