- 您現在的位置：買賣IC網 > PDF目錄256923 > CYDD09S36V18-200BBXC (CYPRESS SEMICONDUCTOR CORP) 128K X 72 DUAL-PORT SRAM, 7.2 ns, PBGA256 PDF資料下載
參數資料
| 型號： | CYDD09S36V18-200BBXC |
| 廠商： | CYPRESS SEMICONDUCTOR CORP |
| 元件分類： | SRAM |
| 英文描述： | 128K X 72 DUAL-PORT SRAM, 7.2 ns, PBGA256 |
| 封裝： | 17 X 17 MM, 1 MM PITCH, LEAD FREE, MO-192, FBGA-256 |
| 文件頁數： | 49/53頁 |
| 文件大?。?/td> | 2422K |
| 代理商： | CYDD09S36V18-200BBXC |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁當前第49頁第50頁第51頁第52頁第53頁
FullFlex
Document #: 38-06072 Rev. *I
Page 53 of 53
*F
458129 SEE ECN
YDT
Changed ordering information with lead-free part numbers
Removed VC_SEL
Added I/O and core voltage adders
Removed references to bin drop for LVTTL/2.5V LVCMOS and 1.5V core modes
Updated Cin and Cout
Updated ICC, ISB1, ISB2 and ISB3 tables
Updated device widths information on first page
Updated busy address read back timing diagram
Added HTSL input waveform
Removed HSTL (AC) from DC tables
Added 484-ball 27mmx27mmx2.33mm PBGA package
*G
470037 SEE ECN
YDT
Changed VOL of 1.8V LVCMOS to 0.45V and VOH to VDDIO - 0.45V
Updated tRSF
VREF is left DNU when HSTL is not used
Changed LVTTL/LVCMOS adder for DDR
Formatted pin description table
Changed VDDIO pins for 36Mx36 and 36Mx18
Changed 36Mx72 JTAG IDCODE
*H
499993 SEE ECN
YDT
DLL Change, added Clock Input Cycle to Cycle Jitter
Modified DLL description
Changed Input Capaciance Table
Changed tCCS number
Added note 34
*I
627539 SEE ECN
QSL
change all NC to DNU
corrected switching waveform for (CQEN = High) from both Pipeline and
Flowthrough mode to only pipeline mode
Added note 17 to DDRON restriction
Modified Master Reset Description
Created a new table for flow-through mode only
changed note 29 description
Modified tSD, tHD, tSBE, tHBE, tCD, tDC, tCCQ, tCQHQV, tCQHQX, tCKHZ, and
tCKLZ timing parameter
Removed all instances of CYDD36S72V18
Document Title: FullFlex Synchronous DDR Dual-Port SRAM
Document Number: 38-06072
REV.
ECN NO.
Issue
Date
Orig. of
Change
Description of Change
相關PDF資料 |
PDF描述 |
|---|---|
| CMUI-67202AL-25 | 1K X 9 OTHER FIFO, 25 ns, PDSO28 |
| CP20840CPGA299B-0C | FPGA, 8400 GATES, CPGA299 |
| CP20840PQFP160B-0C | FPGA, 8400 GATES, PQFP160 |
| CP20840PQFP208B-0C | FPGA, 8400 GATES, PQFP208 |
| CP20840CPGA223A-1C | FPGA, 1685 CLBS, 7100 GATES, CPGA223 |
相關代理商/技術參數 |
參數描述 |
|---|---|
| CYDD09S72V18-167BBXC | 功能描述:靜態(tài)隨機存取存儲器 9M Sync Dual Port 128Kx72 90nm DDR COM RoHS:否 制造商:Cypress Semiconductor 存儲容量:16 Mbit 組織:1 M x 16 訪問時間:55 ns 電源電壓-最大:3.6 V 電源電壓-最小:2.2 V 最大工作電流:22 uA 最大工作溫度:+ 85 C 最小工作溫度:- 40 C 安裝風格:SMD/SMT 封裝 / 箱體:TSOP-48 封裝:Tray |
| CYDD09S72V18-167BBXI | 功能描述:靜態(tài)隨機存取存儲器 9M Sync Dual Port 128Kx72 90nm DDR IND RoHS:否 制造商:Cypress Semiconductor 存儲容量:16 Mbit 組織:1 M x 16 訪問時間:55 ns 電源電壓-最大:3.6 V 電源電壓-最小:2.2 V 最大工作電流:22 uA 最大工作溫度:+ 85 C 最小工作溫度:- 40 C 安裝風格:SMD/SMT 封裝 / 箱體:TSOP-48 封裝:Tray |
| CYDD09S72V18-200BBXC | 功能描述:靜態(tài)隨機存取存儲器 9M Sync Dual Port 128Kx72 90nm DDR COM RoHS:否 制造商:Cypress Semiconductor 存儲容量:16 Mbit 組織:1 M x 16 訪問時間:55 ns 電源電壓-最大:3.6 V 電源電壓-最小:2.2 V 最大工作電流:22 uA 最大工作溫度:+ 85 C 最小工作溫度:- 40 C 安裝風格:SMD/SMT 封裝 / 箱體:TSOP-48 封裝:Tray |
| CYDD18S18V18-167BBC | 功能描述:靜態(tài)隨機存取存儲器 18M Sync Dual Port 512Kx36 90nm DDR COM RoHS:否 制造商:Cypress Semiconductor 存儲容量:16 Mbit 組織:1 M x 16 訪問時間:55 ns 電源電壓-最大:3.6 V 電源電壓-最小:2.2 V 最大工作電流:22 uA 最大工作溫度:+ 85 C 最小工作溫度:- 40 C 安裝風格:SMD/SMT 封裝 / 箱體:TSOP-48 封裝:Tray |
| CYDD18S18V18-167BBXC | 功能描述:靜態(tài)隨機存取存儲器 18M Sync Dual Port 512Kx36 90nm DDR COM RoHS:否 制造商:Cypress Semiconductor 存儲容量:16 Mbit 組織:1 M x 16 訪問時間:55 ns 電源電壓-最大:3.6 V 電源電壓-最小:2.2 V 最大工作電流:22 uA 最大工作溫度:+ 85 C 最小工作溫度:- 40 C 安裝風格:SMD/SMT 封裝 / 箱體:TSOP-48 封裝:Tray |
發(fā)布緊急采購，3分鐘左右您將得到回復。