- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄170341 > CXA3266Q PHASE LOCKED LOOP, 0.12 MHz, PQFP48 PDF資料下載
參數(shù)資料
| 型號： | CXA3266Q |
| 元件分類： | PLL合成/DDS/VCOs |
| 英文描述： | PHASE LOCKED LOOP, 0.12 MHz, PQFP48 |
| 封裝： | PLASTIC, QFP-48 |
| 文件頁數(shù)： | 51/62頁 |
| 文件大?。?/td> | 929K |
| 代理商： | CXA3266Q |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁當(dāng)前第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁
CXA3266Q
- 55 -
5. Description of program screen
(1) Setting of each function
When the program is started, the following initial screen is displayed.
A3266 PLL REGISTERS
Divisor 1672
Divider 2
Coarse Delay 00
Fine Delay 0
Charge Pump 00
Polarity
Power
SYNC
DSYNC
PD
SCAN SYNTH
VCO Bypass
00
0
ON
O/P Enable
DIVOUT
UNLOCK
DSYNC
CLK2
NCLK2
CLK1
NCLK1
ON
DSYNC Functions
DELAY
WIDTH
HOLD
BYPASS
ON
00
ON
Use arrow keys to select data bit. Press ENTER to toggle and load data.
Use Pg Up and Pg Dn to increment/decrement divisor and fine delay registers.
Press a to abort, s to scan registers
MIXED SIGNAL SYSTEMS AUG 1998
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| CXA3621GE | SPECIALTY ANALOG CIRCUIT, PBGA30 |
| CXB1140Q | 1000 SERIES, LOW LEVEL TRIGGERED D LATCH, COMPLEMENTARY OUTPUT, MQFP32 |
| CXK77B3640GB-4 | 128K X 36 LATE-WRITE SRAM, 5.3 ns, PBGA119 |
| CXK77P18L80AGB-4A | 512K X 18 LATE-WRITE SRAM, 3.8 ns, PBGA119 |
| CXO-199-148.5MHZ | CRYSTAL OSCILLATOR, SINE OUTPUT, 148.5 MHz |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| CXA3268AR | 制造商:SONY 制造商全稱:Sony Corporation 功能描述:Driver/Timing Generator for Color LCD Panels |
| CXA3271AGE | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Fingerprint Sensor |
| CXA3271GE | 制造商:SONY 制造商全稱:Sony Corporation 功能描述:Fingerprint Sensor |
| CXA3272R | 制造商:SONY 制造商全稱:Sony Corporation 功能描述:CXA3272R |
| CXA3275Q | 制造商:SONY 制造商全稱:Sony Corporation 功能描述:PLL/OSC/MIX IC for Digital Tuner |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。