參數(shù)資料
型號(hào)： ADSP-21060C
廠商： Analog Devices, Inc.
英文描述： DSP Microcomputer(DSP 微計(jì)算機(jī))
中文描述： 微機(jī)的DSP（數(shù)字信號(hào)處理器微計(jì)算機(jī)）
文件頁數(shù)： 25/48頁
文件大?。?/td> 515K
代理商： ADSP-21060C
ADSP-21060C/ADSP-21060LC
–25–
REV. PrA
PRELIMINARY
DATA
TECHNICAL
ADSP-21060C
Min
ADSP-21060LC
Min
Parameter
Max
Max
Units
Timing Requirements:
t
HBGRCSV
HBG
Low to
RD
/
WR
/
CS
Valid
1
t
SHBRI
HBR
Setup before CLK IN
2
t
HHBRI
HBR
Hold before CLK IN
2
t
SHBGI
HBG
Setup before CLK IN
t
HHBGI
HBG
Hold before CLK IN High
t
SBRI
BR
x,
CPA
Setup before CLK IN
3
t
HBRI
BR
x,
CPA
Hold before CLK IN High
t
SRPBAI
RPBA Setup before CLK IN
t
HRPBAI
RPBA Hold before CLK IN
20+ 5DT /4
20+ 5DT /4
ns
ns
ns
ns
ns
ns
ns
ns
ns
20 + 3DT /4
20 + 3DT /4
14 + 3DT /4
14 + 3DT /4
13 + DT /2
13 + DT /2
6 + DT /2
6 + DT /2
13 + DT /2
13 + DT /2
6 + DT /2
6 + DT /2
21 + 3DT /4
21 + 3DT /4
12 + 3DT /4
12 + 3DT /4
Switching Characteristics:
t
DHBGO
HBG
Delay after CLK IN
t
HHBGO
HBG
Hold after CLK IN
t
DBRO
BR
x Delay after CLK IN
t
HBRO
BR
x Hold after CLK IN
t
DCPAO
CPA
Low Delay after CLK IN
t
T RCPA
CPA
Disable after CLK IN
t
DRDYCS
REDY (O/D) or (A/D) Low from
CS
and
HBR
Low
4
t
T RDYHG
REDY (O/D) Disable or REDY (A/D)
High from
HBG
4
t
ARDYT R
REDY (A/D) Disable from
CS
or
HBR
High
4
7 – DT /8
7 – DT /8
ns
ns
ns
ns
ns
ns
–2 – DT /8
–2 – DT /8
7 – DT /8
7 – DT /8
–2 – DT /8
–2 – DT /8
4.5 – DT /8
8 – DT /8
4.5 – DT /8
–2 – DT /8
–2 – DT /8
8.5
9.25
ns
44 + 23DT /16
44 + 23DT /16
ns
10
10
ns
NOT ES
1
For first asynchronous access after
HBR
and
CS
asserted, ADDR
31-0
must be a non-MMS value 1/2 t
CK
before
RD
or
WR
goes low or by t
HBGRCSV
after
HBG
goes
low. T his is easily accomplished by driving an upper address signal high when
HBG
is asserted. See the “Host Processor Control of the ADSP-2106x” section in the
ADSP-2106x SHARC User’s Manual, Second Edition
.
2
Only required for recognition in the current cycle.
3
CPA
assertion must meet the setup to CLK IN; deassertion does not need to meet the setup to CLK IN.
4
(O/D) = open drain, (A/D) = active drive.
Multiprocessor Bus Request and Host Bus Request
Use these specifications for passing of bus mastership between
multiprocessing ADSP-2106xs (
BR
x) or a host processor
(
HBR
,
HBG
).
相關(guān)PDF資料
PDF描述
ADSP-21261 SHARC Embedded Processor
ADSP-21261SKBC-150 SHARC Embedded Processor
ADSP-21261SKBCZ150 SHARC Embedded Processor
ADSP-21261SKSTZ150 SHARC Embedded Processor
ADSP-21267 Preliminary Technical Data
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
ADSP-21060CW-133 功能描述:IC DSP CONTROLLER 32BIT 240CQFP RoHS:否 類別:集成電路 (IC) >> 嵌入式 - DSP（數(shù)字式信號(hào)處理器） 系列:SHARC® 標(biāo)準(zhǔn)包裝:2 系列:StarCore 類型:SC140 內(nèi)核 接口:DSI，以太網(wǎng)，RS-232 時(shí)鐘速率:400MHz 非易失內(nèi)存:外部 芯片上RAM:1.436MB 電壓 - 輸入/輸出:3.30V 電壓 - 核心:1.20V 工作溫度:-40°C ~ 105°C 安裝類型:表面貼裝 封裝/外殼:431-BFBGA，F(xiàn)CBGA 供應(yīng)商設(shè)備封裝:431-FCPBGA（20x20） 包裝:托盤
ADSP-21060CW-160 功能描述:IC DSP CONTROLLER 32BIT 240CQFP RoHS:否 類別:集成電路 (IC) >> 嵌入式 - DSP（數(shù)字式信號(hào)處理器） 系列:SHARC® 標(biāo)準(zhǔn)包裝:2 系列:StarCore 類型:SC140 內(nèi)核 接口:DSI，以太網(wǎng)，RS-232 時(shí)鐘速率:400MHz 非易失內(nèi)存:外部 芯片上RAM:1.436MB 電壓 - 輸入/輸出:3.30V 電壓 - 核心:1.20V 工作溫度:-40°C ~ 105°C 安裝類型:表面貼裝 封裝/外殼:431-BFBGA，F(xiàn)CBGA 供應(yīng)商設(shè)備封裝:431-FCPBGA（20x20） 包裝:托盤
ADSP-21060CWZ-133 制造商:Analog Devices 功能描述:DSP FLOATING PT 32BIT 33MHZ 240CQFP - Trays
ADSP-21060CWZ-160 制造商:Analog Devices 功能描述:DSP FLOATING PT 32BIT 40MHZ 40MIPS 240CQFP - Trays
ADSP-21060CZ-133 功能描述:IC DSP CONTROLLER 32BIT 240CQFP RoHS:是 類別:集成電路 (IC) >> 嵌入式 - DSP（數(shù)字式信號(hào)處理器） 系列:SHARC® 標(biāo)準(zhǔn)包裝:2 系列:StarCore 類型:SC140 內(nèi)核 接口:DSI，以太網(wǎng)，RS-232 時(shí)鐘速率:400MHz 非易失內(nèi)存:外部 芯片上RAM:1.436MB 電壓 - 輸入/輸出:3.30V 電壓 - 核心:1.20V 工作溫度:-40°C ~ 105°C 安裝類型:表面貼裝 封裝/外殼:431-BFBGA，F(xiàn)CBGA 供應(yīng)商設(shè)備封裝:431-FCPBGA（20x20） 包裝:托盤
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號(hào)，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購

我的聯(lián)系方式

*
*
*