- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄373857 > AD14160LKB-4 (ANALOG DEVICES INC) Quad-SHARC DSP Multiprocessor Family PDF資料下載
參數(shù)資料
| 型號： | AD14160LKB-4 |
| 廠商： | ANALOG DEVICES INC |
| 元件分類： | 數(shù)字信號處理 |
| 英文描述： | Quad-SHARC DSP Multiprocessor Family |
| 中文描述： | 48-BIT, 40 MHz, OTHER DSP, CBGA452 |
| 封裝： | CERAMIC, BGA-452 |
| 文件頁數(shù)： | 30/52頁 |
| 文件大小： | 1193K |
| 代理商： | AD14160LKB-4 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁當前第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁
AD14160/AD14160L
–30–
REV. A
Link Ports: 1
×
CLK Speed Operation
40 MHz–5 V
40 MHz–3.3 V
Min
Parameter
Min
Max
Max
Units
Receive
Timing Requirements:
t
SLDCL
t
HLDCL
t
LCLKIW
t
LCLKRWL
t
LCLKRWH
Data Setup Before LCLK Low
Data Hold After LCLK Low
LCLK Period (1
×
Operation)
LCLK Width Low
LCLK Width High
3.5
3
t
CK
6
5
3
3
t
CK
6
5
ns
ns
ns
ns
ns
Switching Characteristics:
t
DLAHC
t
DLALC
t
ENDLK
t
TDLK
LACK High Delay After CLKIN High
LACK Low Delay After LCLK High
1
LACK Enable from CLKIN
LACK Disable from CLKIN
18 + DT/2
–3
5 + DT/2
29 + DT/2
13.5
18 + DT/2
–3
5 + DT/2
29 + DT/2
13.5
ns
ns
ns
ns
20.5 + DT/2
20.5 + DT/2
Transmit
Timing Requirements:
t
SLACH
t
HLACH
LACK Setup Before LCLK High
LACK Hold After LCLK High
18
–7
20
–7
ns
ns
Switching Characteristics:
t
DLCLK
t
DLDCH
t
HLDCH
t
LCLKTWL
t
LCLKTWH
t
DLACLK
t
ENDLK
t
TDLK
LCLK Delay After CLKIN (1
×
Operation)
Data Delay After LCLK High
Data Hold After LCLK High
LCLK Width Low
LCLK Width High
LCLK Low Delay After LACK High
LDAT, LCLK Enable After CLKIN
LDAT, LCLK Disable After CLKIN
16
3.5
17
3
ns
ns
ns
ns
ns
–3
(t
CK
/2) – 2
(t
CK
/2) – 2
(t
CK
/2) + 8.5
5 + DT/2
–3
(t
CK
/2) – 1
(t
CK
/2) – 1.25
(t
CK
/2) + 8
5 + DT/2
(t
CK
/2) + 2
(t
CK
/2) + 2
(3
×
t
CK
/2) + 17.5
(t
CK
/2) + 1.25
(t
CK
/2) + 1
(3
×
t
CK
/2) + 18 ns
ns
ns
20.5 + DT/2
20.5 + DT/2
Link Port Service Request Interrupts: 1
×
and
2
×
Speed Operations
Timing Requirements:
t
SLCK
LACK/LCLK Setup Before CLKIN Low
2
t
HLCK
LACK/LCLK Hold After CLKIN Low
2
10
2
10
2
ns
ns
NOTES
1
LACK will go low with t
DLALC
relative to rising edge of LCLK after first nibble is received. LACK will not go low if the receiver’s link buffer is not about to fill.
2
Only required for interrupt recognition in the current cycle.
相關PDF資料 |
PDF描述 |
|---|---|
| AD1555-AD1556 | 24-Bit ADC WITH LOW NOISE PGA |
| AD1555AP | 24-Bit ADC WITH LOW NOISE PGA |
| AD1555APRL | 24-Bit ADC WITH LOW NOISE PGA |
| AD1555BP | 24-Bit ADC WITH LOW NOISE PGA |
| AD1555BPRL | 24-Bit ADC WITH LOW NOISE PGA |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| AD142 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:TRANSISTOR | BJT | PNP | 80V V(BR)CEO | 10A I(C) | TO-3 |
| AD143 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:TRANSISTOR | BJT | PNP | 40V V(BR)CEO | 10A I(C) | TO-3 |
| AD-1432-ACD10FT-LPG-HOSE | 制造商:TE Connectivity 功能描述: |
| AD-1434-ACD30FT-LPG-HOSE | 制造商:TE Connectivity 功能描述: |
| AD-1446-TERMNTG-FIXTUR | 制造商:TE Connectivity 功能描述:AD-1446-TERMNTG-FIXTURE |
發(fā)布緊急采購，3分鐘左右您將得到回復。