Philips Semiconductors
Preliminary specification
PDI1394L40
1394 enhanced AV link layer controller
2000 Dec 15
ii
13.2.4
Isochronous Transmitter Interrupt Acknowledge (ITXINTACK) – Base Address: 0x02C
53
. . . . . . . . . . . . . . . .
13.2.5
Isochronous Transmitter Interrupt Enable (ITXINTE) – Base Address: 0x030
53
. . . . . . . . . . . . . . . . . . . . . . . . .
13.2.6
Isochronous Transmitter Control Register (ITXCTL) – Base Address: 0x34
54
. . . . . . . . . . . . . . . . . . . . . . . . . .
13.2.7
Isochronous Transmitter Memory Status (ITXMEM) – Base Address: 0x038
54
. . . . . . . . . . . . . . . . . . . . . . . . .
13.2.8
Isochronous Receiver Unpacking Control (IRXPKCTL) – Base Address: 0x040
55
. . . . . . . . . . . . . . . . . . . . . .
13.2.9
Common Isochronous Receiver Packet Header Quadlet 1 (IRXHQ1) – Base Address: 0x044
56
. . . . . . . . . .
13.2.10
Common Isochronous Receiver Packet Header Quadlet 2 (IRXHQ2) – Base Address: 0x048
56
. . . . . . . . .
13.2.11
Isochronous Receiver Interrupt Acknowledge (IRXINTACK) – Base Address: 0x04C
57
. . . . . . . . . . . . . . . . .
13.2.12
Isochronous Receiver Interrupt Enable (IRXINTE) – Base Address: 0x050
57
. . . . . . . . . . . . . . . . . . . . . . . . .
13.2.13
Isochronous Receiver Control Register (IRXCTL) – Base Address: 0x054
58
. . . . . . . . . . . . . . . . . . . . . . . . . .
13.2.14
Isochronous Receiver Memory Status (IRXMEM) – Base Address: 0x058
58
. . . . . . . . . . . . . . . . . . . . . . . . . .
13.3
Asynchronous Control and Status Interface
59
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
13.3.1
Asynchronous RX/TX Control (ASYCTL) – Base Address: 0x080
59
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
13.3.2
Asynchronous RX/TX Memory Status (ASYMEM) – Base Address: 0x084
59
. . . . . . . . . . . . . . . . . . . . . . . . . . .
13.3.3
Asynchronous Transmit Request Next (TX_RQ_NEXT) – Base Address: 0x088
60
. . . . . . . . . . . . . . . . . . . . . .
13.3.4
Asynchronous Transmit Request Last (TX_RQ_LAST) – Base Address: 0x08C
60
. . . . . . . . . . . . . . . . . . . . . .
13.3.5
Asynchronous Transmit Response Next (TX_RP_NEXT) – Base Address: 0x090
60
. . . . . . . . . . . . . . . . . . . . .
13.3.6
Asynchronous Transmit Response Last (TX_RP_LAST) – Base Address: 0x094
60
. . . . . . . . . . . . . . . . . . . . .
13.3.7
Asynchronous Receive Request (RREQ) – Base Address: 0x098
61
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
13.3.8
Asynchronous Receive Response (RRSP) – Base Address: 0x09C
61
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
13.3.9
Asynchronous RX/TX Interrupt Acknowledge (ASYINTACK) – Base Address: 0x0A0
61
. . . . . . . . . . . . . . . . . .
13.3.10
Asynchronous RX/TX Interrupt Enable (ASYINTE) – Base Address: 0x0A4
62
. . . . . . . . . . . . . . . . . . . . . . . . .
13.3.11
RDI Register – Base Address: 0x0B0
62
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
13.3.12
Shadow Register (SHADOW_REG) – Base Address: 0x0F4
63
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
13.4
Indirect Address Registers
64
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
13.4.1
64
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
13.4.2
Indirect Address Register (INDADDR) – Base Address: 0x0F8
64
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
13.4.3
Indirect Data Register (INDDATA) – Base Address: 0x0FC
64
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
13.5
Indirect Address Registers
65
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
13.5.1
Registers for FIFO Size Programming
65
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
14.0
DC ELECTRICAL CHARACTERISTICS
68
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
14.1
Pin Categories
68
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
15.0
AC CHARACTERISTICS
69
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
16.0
TIMING DIAGRAMS
70
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
16.1
AV Interface Operation
70
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
16.2
AV Interface Critical Timings
70
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
16.3
PHY-Link Interface Critical Timings
71
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
16.4
Host Interface Critical Timings
72
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
16.5
CYCLEIN/CYCLEOUT Timings
72
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
16.6
RESET Timings
73
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .