參數(shù)資料
型號: TFRA08C13
廠商: Lineage Power
元件分類: 通信及網(wǎng)絡(luò)
英文描述: Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0
中文描述: Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0
文件頁數(shù): 113/188頁
文件大小: 3047K
代理商: TFRA08C13
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁當(dāng)前第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁
Lucent Technologies Inc.
113
Preliminary Data Sheet
October 2000
TFRA08C13 OCTAL T1/E1 Framer
Microprocessor Interface
(continued)
Microprocessor Interface Register Address Map
The register address space is divided into thirteen (13) contiguous banks of 512 addressable units each. Each
addressable unit is an 8-bit register. These register banks are labeled as REGBANK[0—12]. The register address
map table gives the address range of these register banks and their associated circuit blocks. REGBANK0 contains
the global registers which are common to all the circuit blocks on the TFRA08C13. REGBANK[1—8] are attached
to the framer circuit blocks. REGBANK[9—12] are attached to the FDL circuit blocks. The descriptions of the indi-
vidual register banks can be found in the appropriate sections of this document. In these descriptions, all
addresses are given in hexadecimal.
Addresses out of the range specified by Table 54 must not be
addressed. If they are written, they must be written to 0. An inadvertent write to an out-of-range address
may be corrected by a device reset.
Table 54. TFRA08C13 Register Address Map
* Core registers are common to all circuit blocks on the TFRA08C13.
I/O Timing
*
The I/O timing specifications for the microprocessor interface are given in Table 55. The microprocessor interface
pins are compatible with CMOS/TTL I/O levels. All outputs, except the data bus D[7:0], are rated for a capacitive
load of 50 pF. The D[7:0] outputs are rated for a 100 pF load.
* See Product Advisory AY99-041 or more information.
Register Bank Label
Start Address
(in Hex)
000
200
2E0
300
3E0
400
4E0
500
5E0
600
6E0
700
7E0
800
8E0
900
9E0
A00
A20
B00
B20
C00
C20
D00
D20
End Address
(in Hex)
008
2A6
2FF
3A6
3FF
4A6
4FF
5A6
5FF
6A6
6FF
7A6
7FF
8A6
8FF
9A6
9FF
A0E
A2F
B0E
B2F
C0E
C2F
D0E
D2F
Circuit Block Name
REGBANK0
REGBANK1
Octal Global Registers
*
Framer1
REGBANK2
Framer2
REGBANK3
Framer3
REGBANK4
Framer4
REGBANK5
Framer5
REGBANK6
Framer6
REGBANK7
Framer7
REGBANK8
Framer8
REGBANK9
Facility Data Link 1 (FDL1)
Facility Data Link 2 (FDL2)
Facility Data Link 3 (FDL3)
Facility Data Link 4 (FDL4)
Facility Data Link 5 (FDL5)
Facility Data Link 6 (FDL6)
Facility Data Link 7 (FDL7)
Facility Data Link 8 (FDL8)
REGBANK10
REGBANK11
REGBANK12
相關(guān)PDF資料
PDF描述
TFS380C VI TELEFILTER Filter specification
TFT0675F Anti-Aliasing and Reconstruction TFT range
TFT0675S Anti-Aliasing and Reconstruction TFT range
TFT1350F Anti-Aliasing and Reconstruction TFT range
TFT1350S Anti-Aliasing and Reconstruction TFT range
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
TFRA08C13-DB 制造商:AGERE 制造商全稱:AGERE 功能描述:TFRA08C13 OCTAL T1/E1 Framer
TFRA28J133BAL-1 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Telecomm/Datacomm
TFRA84J13 制造商:AGERE 制造商全稱:AGERE 功能描述:Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0
TFRA84J131BL-3-DB 制造商:LSI Corporation 功能描述:Framer DS0/DS1/DS2/DS3/E1/E2/E3 1.5V/3.3V 909-Pin BGA
TFRA84J13DS0 制造商:AGERE 制造商全稱:AGERE 功能描述:Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0