- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄365666 > SN74V3690-15PEU (Texas Instruments, Inc.) 3.3-V CMOS FIRST-IN, FIRST-OUT MEMORIES PDF資料下載
參數(shù)資料
| 型號(hào)： | SN74V3690-15PEU |
| 廠商： | Texas Instruments, Inc. |
| 英文描述： | 3.3-V CMOS FIRST-IN, FIRST-OUT MEMORIES |
| 中文描述： | 的3.3V的CMOS先入先出存儲(chǔ)器 |
| 文件頁數(shù)： | 31/50頁 |
| 文件大?。?/td> | 729K |
| 代理商： | SN74V3690-15PEU |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁當(dāng)前第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁
3
S
1
S
–
–
×
×
×
×
×
×
P
3
W2
1
1
WCLK
D0
–
D17
tENS
WEN
tDH
tDS
tDS
tDS
tDS
tENH
W1
W3
W4
W(n+2)
W(n+3)
W(n+4)
W
W
W
W(D-m-1)
W(D-m)
W(D-m+2)
tsk1 (see Note A)
RCLK
REN
Q0
–
Q17
1
2
3
tA
Data in Output Register
W1
tREF
OR
tsk2 (see Note B)
tPAES
PAE
tHF
HF
tPAFS
PAF
tWFF
IR
NOTES: A. tsk1 is the minimum time between a rising WCLK edge and a rising RCLK edge to ensure that OR goes low after two RCLK cycles + tREF. If the time between the rising
edge of WLCK and the rising edge of RCLK is less than tsk1, OR assertion can be delayed one additional RCLK cycle.
B. tsk2 is the minimum time between a rising WCLK edge and a rising RCLK edge to ensure that PAE goes high after one RCLK cycle + tPAES. If the time between the
rising edge of WCLK and the rising edge of RCLK is less than tsk2, PAE deassertion can be delayed one additional RCLK cycle.
C. LD = high, OE = low
D. n = PAE offset, m = PAF offset, D = maximum FIFO depth
E. D = 1025 for the SN74V3640, D = 2049 for the SN74V3650, D = 4097 for the SN74V3660, D = 8193 for the SN74V3670, D = 16385 for the SN74V3680, and D = 32769
for the SN74V3690
F. First-data-word latency: tsk1 + 2tRCLK + tREF
1
2
2
W(D-m+1)
W(D-1)
W(D)
D
–
1
2
2
D
–
1
2
1
D
–
1
2
3
Figure 6. Write Timing (FWFT Mode)
PRODUCT PREVIEW
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| SN75108AN | DUAL LINE RECEIVERS |
| SN55107AFK | DUAL LINE RECEIVERS |
| SN55107AW | DUAL LINE RECEIVERS |
| SN75109A | 5K 20 TURN POTENTIOMETER |
| SN75109AD | DUAL LINE DRIVERS |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| SN74V3690-6PEU | 功能描述:先進(jìn)先出 32768 x 36 Synch 先進(jìn)先出 Memory RoHS:否 制造商:IDT 電路數(shù)量: 數(shù)據(jù)總線寬度:18 bit 總線定向:Unidirectional 存儲(chǔ)容量:4 Mbit 定時(shí)類型:Synchronous 組織:256 K x 18 最大時(shí)鐘頻率:100 MHz 訪問時(shí)間:10 ns 電源電壓-最大:3.6 V 電源電壓-最小:6 V 最大工作電流:35 mA 最大工作溫度:+ 85 C 封裝 / 箱體:TQFP-80 封裝: |
| SN74V3690-7PEU | 功能描述:先進(jìn)先出 32768 x 36 Synch 先進(jìn)先出 Memory RoHS:否 制造商:IDT 電路數(shù)量: 數(shù)據(jù)總線寬度:18 bit 總線定向:Unidirectional 存儲(chǔ)容量:4 Mbit 定時(shí)類型:Synchronous 組織:256 K x 18 最大時(shí)鐘頻率:100 MHz 訪問時(shí)間:10 ns 電源電壓-最大:3.6 V 電源電壓-最小:6 V 最大工作電流:35 mA 最大工作溫度:+ 85 C 封裝 / 箱體:TQFP-80 封裝: |
| SN74VLTH162244DLR | 制造商:Texas Instruments 功能描述: |
| SN74VMEH22501ADGG | 制造商:Texas Instruments 功能描述: |
| SN74VMEH22501ADGGR | 功能描述:通用總線函數(shù) 8-Bit Univ & 2 1-Bit Bus Trncvr W/3St Otp RoHS:否 制造商:Texas Instruments 邏輯類型:CMOS 邏輯系列:74VMEH 電路數(shù)量:1 開啟電阻（最大值）: 傳播延遲時(shí)間:10.1 ns 電源電壓-最大:3.45 V 電源電壓-最小:3.15 V 最大工作溫度:+ 85 C 最小工作溫度:0 C 封裝 / 箱體:TSSOP-48 封裝:Reel |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。