- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄365666 > SN74V3690-15PEU (Texas Instruments, Inc.) 3.3-V CMOS FIRST-IN, FIRST-OUT MEMORIES PDF資料下載
參數(shù)資料
| 型號： | SN74V3690-15PEU |
| 廠商： | Texas Instruments, Inc. |
| 英文描述： | 3.3-V CMOS FIRST-IN, FIRST-OUT MEMORIES |
| 中文描述： | 的3.3V的CMOS先入先出存儲器 |
| 文件頁數(shù)： | 21/50頁 |
| 文件大小： | 729K |
| 代理商： | SN74V3690-15PEU |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁當前第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁
SN74V3640, SN74V3650, SN74V3660, SN74V3670, SN74V3680, SN74V3690
1024
×
36, 2048
×
36, 4096
×
36, 8192
×
36, 16384
×
36, 32768
×
36
3.3-V CMOS FIRST-IN, FIRST-OUT MEMORIES
SCAS668A
–
NOVEMBER 2001
–
REVISED MARCH 2003
21
POST OFFICE BOX 655303
DALLAS, TEXAS 75265
1st Parallel Offset Write/Read Cycle
Data Inputs/Outputs
D/Q35
D/Q15
D/Q8
D/Q0
EMPTY OFFSET REGISTER (PAE) BIT LOCATIONS
X
X
X
X
X
X
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
Noninterspersed Parity
X
X
X
X
X
15
14
13
12
11
10
9
X
8
7
6
5
4
3
2
1
Interspersed Parity
2nd Parallel Offset Write/Read Cycle
Data Inputs/Outputs
D/Q35
D/Q17
D/Q8
D/Q0
FULL OFFSET REGISTER (PAF) BIT LOCATIONS
X
X
X
X
X
16
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
Noninterspersed Parity
X
X
X
X
16
15
14
13
12
11
10
9
X
8
7
6
5
4
3
2
1
Interspersed Parity
×
36 Bus Width
1st Parallel Offset Write/Read Cycle
D/Q17
D/Q15
Data Inputs/Outputs
D/Q0
EMPTY OFFSET (LSB) REGISTER (PAE) BIT LOCATIONS
14
13
12
11
10
9
X
X
X
15
8
7
6
5
4
3
2
1
Noninterspersed Parity
Interspersed Parity
X
15
14
13
12
11
10
9
X
8
7
6
5
4
3
2
1
D/Q8
2nd Parallel Offset Write/Read Cycle
D/Q17
D/Q15
Data Inputs/Outputs
D/Q0
FULL OFFSET (LSB) REGISTER (PAF) BIT LOCATIONS
14
13
12
11
10
X
X
X
15
9
8
7
6
5
4
3
2
1
Noninterspersed Parity
X
15
14
13
12
11
10
9
X
8
7
6
5
4
3
2
1
Interspersed Parity
D/Q8
×
18 Bus Width
Number of bits used:
10 bits for the SN74V3640
11 bits for the SN74V3650
12 bits for the SN74V3660
13 bits for the SN74V3670
14 bits for the SN74V3680
15 bits for the SN74V3690
Note: All unused bits of the
LSB and MSB are don
’
t care.
Figure 3. Programmable Flag Offset Programming Sequence (Continued)
Figure 1Figure 2
相關PDF資料 |
PDF描述 |
|---|---|
| SN75108AN | DUAL LINE RECEIVERS |
| SN55107AFK | DUAL LINE RECEIVERS |
| SN55107AW | DUAL LINE RECEIVERS |
| SN75109A | 5K 20 TURN POTENTIOMETER |
| SN75109AD | DUAL LINE DRIVERS |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| SN74V3690-6PEU | 功能描述:先進先出 32768 x 36 Synch 先進先出 Memory RoHS:否 制造商:IDT 電路數(shù)量: 數(shù)據(jù)總線寬度:18 bit 總線定向:Unidirectional 存儲容量:4 Mbit 定時類型:Synchronous 組織:256 K x 18 最大時鐘頻率:100 MHz 訪問時間:10 ns 電源電壓-最大:3.6 V 電源電壓-最小:6 V 最大工作電流:35 mA 最大工作溫度:+ 85 C 封裝 / 箱體:TQFP-80 封裝: |
| SN74V3690-7PEU | 功能描述:先進先出 32768 x 36 Synch 先進先出 Memory RoHS:否 制造商:IDT 電路數(shù)量: 數(shù)據(jù)總線寬度:18 bit 總線定向:Unidirectional 存儲容量:4 Mbit 定時類型:Synchronous 組織:256 K x 18 最大時鐘頻率:100 MHz 訪問時間:10 ns 電源電壓-最大:3.6 V 電源電壓-最小:6 V 最大工作電流:35 mA 最大工作溫度:+ 85 C 封裝 / 箱體:TQFP-80 封裝: |
| SN74VLTH162244DLR | 制造商:Texas Instruments 功能描述: |
| SN74VMEH22501ADGG | 制造商:Texas Instruments 功能描述: |
| SN74VMEH22501ADGGR | 功能描述:通用總線函數(shù) 8-Bit Univ & 2 1-Bit Bus Trncvr W/3St Otp RoHS:否 制造商:Texas Instruments 邏輯類型:CMOS 邏輯系列:74VMEH 電路數(shù)量:1 開啟電阻（最大值）: 傳播延遲時間:10.1 ns 電源電壓-最大:3.45 V 電源電壓-最小:3.15 V 最大工作溫度:+ 85 C 最小工作溫度:0 C 封裝 / 箱體:TSSOP-48 封裝:Reel |
發(fā)布緊急采購，3分鐘左右您將得到回復。