參數(shù)資料
型號(hào): OR3T125-4PS208I
英文描述: 1.8V LOW COST OP AMP, -40C to +85C, 5-SOT-23, T/R
中文描述: 現(xiàn)場(chǎng)可編程門陣列(FPGA)
文件頁數(shù): 121/210頁
文件大?。?/td> 4663K
代理商: OR3T125-4PS208I
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁當(dāng)前第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁
Lucent Technologies Inc.
121
Data Sheet
June 1999
ORCA Series 3C and 3T FPGAs
Timing Characteristics
(continued)
Table 50. Programmable Clock Manager (
PCM
) Timing Characteristics (Preliminary Information)
OR3Cxx Commercial: V
DD
= 5.0 V ± 5%, 0 °C
T
A
<
70 °C; Industrial: V
DD
= 5.0 V ± 10%, –40 °C
<
T
A
<
+85 °C.
OR3Txxx Commercial: V
DD
= 3.0 V to 3.6 V, 0 °C
<
T
A
<
70 °C; Industrial: V
DD
= 3.0 V to 3.6 V, –40 °C
<
T
A
<
+85 °C.
* Input frequency tolerance is the allowed input clock frequency change in parts per million.
See Table 29 and Table 30 for acquisition times for individual frequencies.
PLL mode, divider reg = 1111111 (input freq. = output freq.).
Note: All timing values for the PCM are preliminary information.
Parameter
Symbol
Speed
Unit
-4
-5
-6
-7
Min
Max
Min
Max
Min
Max
Min
Max
Input Clock Frequency:
OR3Cxx
OR3Txxx
Output Clock Frequency:
OR3Cxx
OR3Txxx
Input Clock Duty Cycle
Output Clock Duty Cycle
Input Frequency Tolerance*
PCM Acquisition Time (CLK In to
LOCK)
PCM Off Delay (config. Done-L, WE to
PCM power off)
PCM Delay in DLL Mode (propagation
delay)
PCM Delay in PLL Mode (propagation
delay)
PCM Clock In to PCM Clock Out
(CLK In to ECLK)
PCM Clock In to PCM Clock Out
(CLK In to SCLK)
Routed Clock-in Delay (routing to PCM
phase detect, using DIV0)
System Clock-out Delay (PCM oscilla-
tor to SCLK output at PCM)
Parameter
Output Jitter
FPCMI
5
133
5
5
133
133
5
133
5
133
MHz
MHz
FPCMO
5
135
70.00
96.90
26400
100
5
5
135
100
70.00
96.90
26400
100
5
100
70.00
96.90
26400
100
5
100
70.00
96.90
26400 ppm
100
MHz
MHz
%
%
PCMI_DUTY
PCMO_DUTY
FTOL
PCM_ACQ
30.00
3.13
36
30.00
3.13
36
30.00
3.13
36
30.00
3.13
36
μs
PCMOFF_DEL
100.0
100.0
100.0
100.0
ns
PCMDLL-DEL
1.95
1.82
1.63
1.50
ns
PCMPLL_DEL
0.00
0.00
0.00
0.00
ns
PCMBYE_DEL
0.47
0.36
0.26
0.24
ns
PCMBYS_DEL
0.47
0.36
0.26
0.24
ns
RTCKD_DEL
1.30
1.10
0.90
TBD
ns
PCMSCK_DEL
2.70
2.20
1.90
TBD
ns
Symbol
OUTJIT
f
OUT
(MHz)
5—20
21—30
31—40
41—50
51—60
61—70
71—80
81—90
91—100
PLL Mode
250
210
180
155
130
110
95
80
70
DLL Mode
200
170
145
123
105
90
75
65
55
Unit
ps
ps
ps
ps
ps
ps
ps
ps
ps
相關(guān)PDF資料
PDF描述
OR3T125-4PS240I Field Programmable Gate Array (FPGA)
OR3T125-5BC432I Field Programmable Gate Array (FPGA)
OR3T125-5BC600I Dual 1.8V, 1MHz OP, -40C to +125C, 8-PDIP, TUBE
OR3T125-5PS208I Dual 1.8V, 1MHz OP, I temp, -40C to +85C, 8-MSOP, TUBE
OR3T125-5PS240I Dual 1.8V, 1MHz OP, I temp, -40C to +85C, 8-PDIP, TUBE
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
OR3T125-4PS240I 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Field Programmable Gate Array (FPGA)
OR3T125-5BA352 制造商:AGERE 制造商全稱:AGERE 功能描述:3C and 3T Field-Programmable Gate Arrays
OR3T125-5BA352I 制造商:AGERE 制造商全稱:AGERE 功能描述:3C and 3T Field-Programmable Gate Arrays
OR3T125-5BC432 制造商:AGERE 制造商全稱:AGERE 功能描述:3C and 3T Field-Programmable Gate Arrays
OR3T125-5BC432I 制造商:AGERE 制造商全稱:AGERE 功能描述:3C and 3T Field-Programmable Gate Arrays