- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄299522 > MT46H32M32LGCM-5IT:A 32M X 32 DDR DRAM, 5 ns, PBGA90 PDF資料下載
參數(shù)資料
| 型號(hào)： | MT46H32M32LGCM-5IT:A |
| 元件分類： | DRAM |
| 英文描述： | 32M X 32 DDR DRAM, 5 ns, PBGA90 |
| 封裝： | 10 X 13 MM, GREEN, PLASTIC, VFBGA-90 |
| 文件頁數(shù)： | 68/95頁 |
| 文件大小： | 3231K |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁當(dāng)前第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁
Figure 33: Write – DM Operation
CK
CK#
CKE
A10
BA0, BA1
tCH
tCL
tIS
tIH
tIS
tIH
tIS tIH
Row
tRCD
tRAS
tRP
tWR
T0
T1
T2
T3
T4
T5
T5n
T6
T7
T8
T4n
NOP1
Command
ACTIVE
Row
Col n
WRITE2
NOP1
One bank
All banks
Bank x
NOP1
NOP11
PRE3
tDQSL tDQSH tWPST
Bank x5
DQ6
DQS
DM
tDS
tDH
Don’t Care
Transitioning Data
Address
tWPRES
tWPRE
DIN
NOP1
Note 4
tDQSS (NOM)
tCK
Notes: 1. NOP commands are shown for ease of illustration; other commands may be valid at
these times.
2. BL = 4 in the case shown.
3. PRE = PRECHARGE.
4. Disable auto precharge.
5. Bank x at T8 is “Don’t Care” if A10 is HIGH at T8.
6. DINn = data-in from column n.
1Gb: x16, x32 Mobile LPDDR SDRAM
WRITE Operation
PDF: 09005aef82ce3074
1gb_ddr_mobile_sdram_t48m.pdf - Rev. K 07/09 EN
70
Micron Technology, Inc. reserves the right to change products or specifications without notice.
2007 Micron Technology, Inc. All rights reserved.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| MT46HC32M16LFCX-75:B | 32M X 16 DDR DRAM, 7.5 ns, PBGA90 |
| MT46HC32M16LGCM-54IT:B | 32M X 16 DDR DRAM, 5.4 ns, PBGA90 |
| MT47H32M16BT-37VL:A | 32M X 16 DDR DRAM, 0.5 ns, PBGA92 |
| MT47H64M16HQ-3IT:G | 64M X 16 DDR DRAM, 0.4 ns, PBGA60 |
| MT47H64M8CF-5EAT:F | DDR DRAM, PBGA60 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。