- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄69028 > MC68HC711G5CFN (FREESCALE SEMICONDUCTOR INC) 8-BIT, OTPROM, 2.1 MHz, MICROCONTROLLER, PQCC84 PDF資料下載
參數(shù)資料
| 型號(hào)： | MC68HC711G5CFN |
| 廠商： | FREESCALE SEMICONDUCTOR INC |
| 元件分類： | 微控制器/微處理器 |
| 英文描述： | 8-BIT, OTPROM, 2.1 MHz, MICROCONTROLLER, PQCC84 |
| 封裝： | PLASTIC, LCC-84 |
| 文件頁數(shù)： | 150/195頁 |
| 文件大?。?/td> | 1940K |
| 代理商： | MC68HC711G5CFN |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁當(dāng)前第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁
RESETS, INTERRUPTS AND LOW POWER MODES
5-6
control bit (IRV) in the OPT2 register is initialized to zero in normal modes to protect the system from
potential bus conflict with the external system. IRV is initialized to one if the MC68HC11G5 is reset
in a special mode (SMOD = 1) to enable internal read visibility for test and debug purposes. The IRQ
pin is configured for level sensitive operation (for wired-OR systems). The DLY control bit in the
OPTION register is set to specify that an oscillator start-up delay will be imposed upon recovery from
STOP mode. The clock monitor system is disabled by the CME bit in the OPTION register being set
to zero. When the system is reset in a special mode (SMOD = 1), the DISR control bit in the TEST1
register is initialized to logic one so that COP and clock monitor failures will not generate a reset.
In the normal modes (SMOD = 0), the DISR control bit is cleared to allow normal operation of the
COP and clock monitor systems.
5.2
INTERRUPTS
Excluding reset type interrupts, the MC68HC11G5 has 22 hardware interrupt sources and one
software interrupt source. These interrupts can be divided into two categories, maskable and non-
maskable. Twenty of the interrupt sources can be masked using the I bit in the condition code
register (CCR). All the on-chip hardware interrupts are individually masked by local control bits. The
software interrupt (SWI) is non-maskable. The external input to the XIRQ pin is considered a non-
maskable interrupt because it cannot be masked by software once it is enabled. However, it is
masked during reset and upon receipt of an interrupt signal at the XIRQ pin. Illegal opcode is also
a non-maskable interrupt.
5.2.1
Interrupt Vector Assignments
In all normal operating modes the interrupt vectors are located at the top of the address space
($FFC0 through $FFFF). In the bootstrap mode the interrupt vectors are located at $BFC0 through
$BFFF so that they exist in the internal bootstrap ROM. In the special test mode the interrupt vectors
also reside at $BFC0 – $BFFF but the internal bootstrap ROM is disabled so vectors are fetched
from external memory.
Table 5-2 provides a list of the interrupts with a vector location in memory for each, as well as the
condition code register and control bits that mask each interrupt. Figure 5-1 shows the interrupt
stacking order.
F
re
e
sc
a
le
S
e
m
ic
o
n
d
u
c
to
r,
I
Freescale Semiconductor, Inc.
For More Information On This Product,
Go to: www.freescale.com
n
c
..
.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| MC68HC11G7CFN | 8-BIT, MROM, 2.1 MHz, MICROCONTROLLER, PQCC84 |
| MC68HC711L6CFN1 | OTPROM, MICROCONTROLLER, PQCC68 |
| MC68HC805C4CP | 8-BIT, EEPROM, 2.1 MHz, MICROCONTROLLER, PDIP40 |
| MC68HC805C4CFN | 8-BIT, EEPROM, 2.1 MHz, MICROCONTROLLER, PQCC44 |
| MC68HC805K3DW | 8-BIT, EEPROM, 2 MHz, MICROCONTROLLER, PDSO16 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| MC68HC711K4CFN4 | 功能描述:IC MCU 24K OTP 4MHZ 84-PLCC RoHS:否 類別:集成電路 (IC) >> 嵌入式 - 微控制器， 系列:HC11 標(biāo)準(zhǔn)包裝:250 系列:56F8xxx 核心處理器:56800E 芯體尺寸:16-位 速度:60MHz 連通性:CAN，SCI，SPI 外圍設(shè)備:POR，PWM，溫度傳感器，WDT 輸入/輸出數(shù):21 程序存儲(chǔ)器容量:40KB（20K x 16） 程序存儲(chǔ)器類型:閃存 EEPROM 大小:- RAM 容量:6K x 16 電壓 - 電源 (Vcc/Vdd):2.25 V ~ 3.6 V 數(shù)據(jù)轉(zhuǎn)換器:A/D 6x12b 振蕩器型:內(nèi)部 工作溫度:-40°C ~ 125°C 封裝/外殼:48-LQFP 包裝:托盤 配用:MC56F8323EVME-ND - BOARD EVALUATION MC56F8323 |
| MC68HC711K4CFNE3 | 制造商:Freescale Semiconductor 功能描述: |
| MC68HC711K4CFNE4 | 制造商:Freescale Semiconductor 功能描述: |
| MC68HC711K4CFU4 | 功能描述:IC MCU 24K 4MHZ EEPROM 80-QFP RoHS:否 類別:集成電路 (IC) >> 嵌入式 - 微控制器， 系列:HC11 其它有關(guān)文件:STM32F101T8 View All Specifications 特色產(chǎn)品:STM32 32-bit Cortex MCUs 標(biāo)準(zhǔn)包裝:490 系列:STM32 F1 核心處理器:ARM? Cortex?-M3 芯體尺寸:32-位 速度:36MHz 連通性:I²C，IrDA，LIN，SPI，UART/USART 外圍設(shè)備:DMA，PDR，POR，PVD，PWM，溫度傳感器，WDT 輸入/輸出數(shù):26 程序存儲(chǔ)器容量:64KB（64K x 8） 程序存儲(chǔ)器類型:閃存 EEPROM 大小:- RAM 容量:10K x 8 電壓 - 電源 (Vcc/Vdd):2 V ~ 3.6 V 數(shù)據(jù)轉(zhuǎn)換器:A/D 10x12b 振蕩器型:內(nèi)部 工作溫度:-40°C ~ 85°C 封裝/外殼:36-VFQFN，36-VFQFPN 包裝:托盤 配用:497-10030-ND - STARTER KIT FOR STM32497-8853-ND - BOARD DEMO STM32 UNIV USB-UUSCIKSDKSTM32-PL-ND - KIT IAR KICKSTART STM32 CORTEXM3497-8512-ND - KIT STARTER FOR STM32F10XE MCU497-8505-ND - KIT STARTER FOR STM32F10XE MCU497-8304-ND - KIT STM32 MOTOR DRIVER BLDC497-6438-ND - BOARD EVALUTION FOR STM32 512K497-6289-ND - KIT PERFORMANCE STICK FOR STM32MCBSTM32UME-ND - BOARD EVAL MCBSTM32 + ULINK-MEMCBSTM32U-ND - BOARD EVAL MCBSTM32 + ULINK2更多... 其它名稱:497-9032STM32F101T8U6-ND |
| MC68HC711KS2CPU4 | 制造商:Motorola Inc 功能描述: |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。