參數(shù)資料
型號: MC68HC05F32CFU
廠商: MOTOROLA INC
元件分類: 微控制器/微處理器
英文描述: 8-BIT, MROM, 1.789 MHz, MICROCONTROLLER, PQFP80
封裝: QFP-80
文件頁數(shù): 135/198頁
文件大小: 2335K
代理商: MC68HC05F32CFU
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁當前第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁
MC68HC05F32
MOTOROLA
3-7
MEMORY AND REGISTERS
3
ER1, ER0 — Erase select bits
ER1 and ER0 are used to select either single byte programming or one of three erase modes:
byte, block, or bulk. Table 3-2 shows the mode selected for each bit conguration. These bits are
readable and writable and are cleared by reset.
In byte erase mode, only the selected byte is erased.
In block erase mode, a 32-byte block of EEPROM is erased. The EEPROM
memory space is divided into four 64-byte blocks ($0400 – $043F, $0440 –
$047F, $0480 – $04BF and $04C0 – $04FF) and performing a block erase
on any address within a block will erase the entire block.
In bulk erase mode, the entire 256 bytes of EEPROM are erased.
LATCH — EEPROM latch bit
1 (set)
EEPROM address and data buses are congured for programming.
0 (clear) –
EEPROM address and data buses are congured for normal
operation.
When set, the LATCH bit congures the EEPROM address and data buses for programming. In
addition, writes to the EEPROM array cause the address and data buses to be latched. This bit is
readable and writable, but reads from the EEPROM array are inhibited if the LATCH bit is set and
a write to the EEPROM space has taken place. When this bit is clear, address and data buses are
congured for normal operation. Reset clears this bit.
EERC — EEPROM RC oscillator control
1 (set)
Use internal RC oscillator for EEPROM.
0 (clear) –
Use CPU clock for EEPROM.
When this bit is set, the EEPROM memory array uses the internal RC oscillator instead of the CPU
clock. After setting the EERC bit, the user should wait a time tRCON to allow the RC oscillator to
stabilize. This bit is readable and writable and should be set by the user when the internal bus
frequency falls below 1.5MHz. Reset clears this bit.
Table 3-2 Erase modes
ER1
ER0
Mode
0
Program
0
1
Byte erase
1
0
Block erase
1
Bulk erase
35
05F32Book Page 7 Tuesday, June 8, 1999 7:55 am
相關PDF資料
PDF描述
MC68HC705H12 8-BIT, EEPROM, 2 MHz, MICROCONTROLLER, PQCC52
MC68HC705J1AVDWR2 8-BIT, OTPROM, 2.1 MHz, MICROCONTROLLER, PDSO20
MC68HRC705J1ACDWR2 8-BIT, OTPROM, 2.1 MHz, MICROCONTROLLER, PDSO20
MC68HSC705J1ACDWR2 8-BIT, OTPROM, 2.1 MHz, MICROCONTROLLER, PDSO20
MC68HRC705J1ADWR2 8-BIT, OTPROM, 2.1 MHz, MICROCONTROLLER, PDSO20
相關代理商/技術參數(shù)
參數(shù)描述
MC68HC05F32CPU 制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:a member of the M68HC05 family of HCMOS
MC68HC05F32FU 制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:a member of the M68HC05 family of HCMOS
MC68HC05F32PU 制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:a member of the M68HC05 family of HCMOS
MC68HC05F4 制造商:MOTOROLA 制造商全稱:Motorola, Inc 功能描述:MECHANICAL DATA
MC68HC05F5 制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:HCMOS Microcontroller Unit