- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄369889 > M68HC000 (Motorola, Inc.) 16-/32-Bit Microprocessor(16/32位微處理器) PDF資料下載
參數(shù)資料
| 型號： | M68HC000 |
| 廠商： | Motorola, Inc. |
| 英文描述： | 16-/32-Bit Microprocessor(16/32位微處理器) |
| 中文描述： | 16/32位微處理器（16/32位微處理器） |
| 文件頁數(shù)： | 78/184頁 |
| 文件大?。?/td> | 1006K |
| 代理商： | M68HC000 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁當(dāng)前第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁
5-32
M68000 8-/16-/32-BIT MICROPROCESSORS USER'S MANUAL
MOTOROLA
4. For an MC68010, return
DTACK
before data verification. If data is invalid, assert
BERR
on the next clock cycle (case 4).
Table 5-6.
BERR
and
HALT
Negation Results
Conditions of
Termination in
Table 4-4
Negated on Rising
Edge of State
Control Signal
N
N+2
Results—Next Cycle
Bus Error
BERR
HALT
or
or
Takes bus error trap.
Rerun
BERR
HALT
or
Illegal sequence; usually traps to vector number 0.
Rerun
BERR
HALT
Reruns the bus cycle.
Normal
BERR
HALT
or
May lengthen next cycle.
Normal
BERR
HALT
or
none
If next cycle is started, it will be terminated as a bus
error.
= Signal is negated in this bus state.
5.7 ASYNCHRONOUS OPERATION
To achieve clock frequency independence at a system level, the bus can be operated in
an asynchronous manner. Asynchronous bus operation uses the bus handshake signals
to control the transfer of data. The handshake signals are
AS
,
UDS
,
LDS
,
DS
(MC68008
only),
DTACK
,
BERR
,
HALT
,
AVEC
(MC68EC000 only), and
VPA
(only for M6800
peripheral cycles).
AS
indicates the start of the bus cycle, and
UDS
,
LDS
, and
DS
signal
valid data for a write cycle. After placing the requested data on the data bus (read cycle)
or latching the data (write cycle), the slave device (memory or peripheral) asserts
DTACK
to terminate the bus cycle. If no device responds or if the access is invalid, external control
logic asserts
BERR
, or
BERR
and
HALT
, to abort or retry the cycle. Figure 5-31 shows the
use of the bus handshake signals in a fully asynchronous read cycle. Figure 5-32 shows a
fully asynchronous write cycle.
AS
R/W
DTACK
UDS/LDS
DATA
ADDR
Figure 5-31. Fully Asynchronous Read Cycle
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| M68HC001 | 16-/32-Bit Microprocessor(16/32位微處理器) |
| M68EC000 | 16/32 Bit Microprocesso(16/32位微處理器) |
| M68HC16 | 16-Bit Microcontroller(16位微控制器) |
| MAC08BT1 | TRIAC 0.8 AMPERE RMS 200 thru 600 Volts |
| MAC08MT1 | SENSITIVE GATE TRIACS |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| M68HC05 | 制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:Microcontrollers |
| M68HC05_13 | 制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:M68HC05 Microcontrollers |
| M68HC05EVS | 制造商:MOTOROLA 制造商全稱:Motorola, Inc 功能描述:Motorola M68HC05 Family Evaluation System |
| M68HC05M68H | 制造商:MOTOROLA 制造商全稱:Motorola, Inc 功能描述:HCMOS Microcontroller Unit |
| M68HC08 | 制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:Microcontrollers |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。