- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄369885 > LXT388LE PCM TRANSCEIVER|DUAL|CEPT PCM-30/E-1|CMOS|QFP|100PIN|PLASTIC PDF資料下載
參數(shù)資料
| 型號： | LXT388LE |
| 英文描述： | PCM TRANSCEIVER|DUAL|CEPT PCM-30/E-1|CMOS|QFP|100PIN|PLASTIC |
| 中文描述： | 的PCM收發(fā)器|雙|優(yōu)稅PCM-30/E-1 |的CMOS | QFP封裝| 100引腳|塑料 |
| 文件頁數(shù)： | 49/80頁 |
| 文件大?。?/td> | 1112K |
| 代理商： | LXT388LE |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁當(dāng)前第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁
Octal T1/E1/J1 Transceiver
—
LXT384
Datasheet
49
4.4.1
Boundary Scan Register (BSR)
The BSR is a shift register that provides access to all the digital I/O pins. The BSR is used to apply
and read test patterns to/from the board. Each pin is associated with a scan cell in the BSR register.
Bidirectional pins or tristatable pins require more than one position in the register.
Table 31
shows
the BSR scan cells and their functions. Data into the BSR is shifted in LSB first.
The Analog Test Port can be used to verify continuity across the coupling transformer
’
s primary
winding as shown in
Figure 17
. By applying a stimulus to the AT1 input, a known voltage will
appear at AT2 for a given load. This, in effect, tests the continuity of a receive or transmit interface.
Table 31. Boundary Scan Register (BSR) (Sheet 1 of 4)
Bit #
Pin
Signal
I/O Type
Bit
Symbol
Comments
0
LOOP0
I/O
PADD0
1
LOOP0
I/O
PDO0
2
LOOP1
I/O
PADD1
3
LOOP1
I/O
PDO1
4
LOOP2
I/O
PADD2
5
LOOP2
I/O
PDO2
6
LOOP3
I/O
PADD3
7
LOOP3
I/O
PDO3
8
LOOP4
I/O
PADD4
9
LOOP4
I/O
PDO4
10
LOOP5
I/O
PADD5
11
LOOP5
I/O
PDO5
12
LOOP6
I/O
PADD6
13
LOOP6
I/O
PDO6
14
LOOP7
I/O
PADD7
15
N/A
-
PDOENB
PDOENB controls the LOOP0 through LOOP7 pins.
Setting PDOENB to
“
0
”
configures the pins as outputs. The
output value to the pin is set in PDO[0..7].
Setting PDOENB to
“
1
”
tristates all the pins. The input value
to the pins can be read in PADD[0..7].
16
LOOP7
I/O
PDO7
17
TCLK1
I
TCLK1
18
TPOS1
I
TPOS1
19
TNEG1
I
TNEG1
20
RCLK1
O
RCLK1
21
RPOS1
O
RPOS1
22
N/A
-
HIZ1
HIZ1 controls the RPOS1, RNEG1 and RCLK1 pins. Setting
HIZ1 to
“
0
”
enables output on the pins. Setting HIZ1 to
“
1
”
tristates the pins.
23
RNEG1
O
RNEG1
24
LOS1
O
LOS1
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| LXT400JE | Hermetically Sealed, 3.3V, High Speed, High CMR, Logic Gate Optocoupler |
| LXT6155LE | Telecomm/Datacomm |
| LXT6251A | ATM/SONET MAPPER|CMOS|QFP|208PIN|PLASTIC |
| LXT903PC | LAN Transceiver |
| LXT905LC | Laser Mouse VCSEL Assembly Clip |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| LXT400 | 制造商:LVL1 制造商全稱:LVL1 功能描述:All Rate Extended Range Switched 56/DDS Transceiver |
| LXT400JE | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Transceiver Circuit For Telecommunications |
| LXT441 | 制造商:LVL1 制造商全稱:LVL1 功能描述:Switched 56/DDS Integrated DSU/CSU |
| LXT6155 | 制造商:INTEL 制造商全稱:Intel Corporation 功能描述:155 Mbps SDH/SONET/ATM Transceiver |
| LXT6155LE | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Telecomm/Datacomm |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。