- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄369885 > LXT388LE PCM TRANSCEIVER|DUAL|CEPT PCM-30/E-1|CMOS|QFP|100PIN|PLASTIC PDF資料下載
參數(shù)資料
| 型號： | LXT388LE |
| 英文描述： | PCM TRANSCEIVER|DUAL|CEPT PCM-30/E-1|CMOS|QFP|100PIN|PLASTIC |
| 中文描述： | 的PCM收發(fā)器|雙|優(yōu)稅PCM-30/E-1 |的CMOS | QFP封裝| 100引腳|塑料 |
| 文件頁數(shù)： | 44/80頁 |
| 文件大?。?/td> | 1112K |
| 代理商： | LXT388LE |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁當前第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁
LXT384
—
Octal T1/E1/J1 Transceiver
44
Datasheet
Table 25. Pulse Shaping Data Register, PSDAT (11h)
Bit
Name
Function
0-2
LEN 0-2
1, 3
LEN0-2 determine the LXT384 operation mode: T1 or E1. In addition, for T1 operation,
LEN2-0 set the pulse shaping to meet the T1.102 pulse template at the DSX-1 cross-
connect point for various cable lengths:
LEN2
LEN1
LEN0
Line Length
Cable Loss
2
Operation
Mode
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
0 - 133 ft. ABAM
133 - 266 ft. ABAM
266 - 399 ft. ABAM
399 - 533 ft. ABAM
533 - 655 ft. ABAM
0.6 dB
1.2 dB
1.8 dB
2.4 dB
3.0 dB
T1
0 0 0
E1 G.703, 75
coaxial cable and 120
twisted pair cable.
E1
3 -
7
-
Reserved.
1. On power-on reset the register is set to
“
0
”
.
2. Maximum cable loss at 772 KHz.
3. When reading LEN, bit values appear inverted.
“
B2
”
revision silicon will fix this so the bits read back
correctly.
Table 26. Output Enable Register, OER (12h)
Bit
1
Name
Function
7-0
OE7 - OE0
Setting a bit to
“
1
”
tristates the output driver of the corresponding transceiver.
1. On power-up all the register bits are set to
“
0
”
.
Table 27. AIS Status Monitor Register, AIS (13h)
Bit
1
Name
Function
7-0
AIS7-AIS0
Respective bit(s) are set to
“
1
”
every time the receiver detects a AIS condition in
transceivers 7-0.
1. On power-up all the register bits are set to
“
0
”
. All AIS interrupts are cleared by a single read operation.
Table 28. AIS Interrupt Enable Register, AISIE (14h)
Bit
1
Name
Function
7-0
AISIE7-AISIE0
Transceiver 7-0 AIS interrupts are enabled by writing a
“
1
”
to the respective bit.
1. On power-up all the register bits are set to
“
0
”
.
相關PDF資料 |
PDF描述 |
|---|---|
| LXT400JE | Hermetically Sealed, 3.3V, High Speed, High CMR, Logic Gate Optocoupler |
| LXT6155LE | Telecomm/Datacomm |
| LXT6251A | ATM/SONET MAPPER|CMOS|QFP|208PIN|PLASTIC |
| LXT903PC | LAN Transceiver |
| LXT905LC | Laser Mouse VCSEL Assembly Clip |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| LXT400 | 制造商:LVL1 制造商全稱:LVL1 功能描述:All Rate Extended Range Switched 56/DDS Transceiver |
| LXT400JE | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Transceiver Circuit For Telecommunications |
| LXT441 | 制造商:LVL1 制造商全稱:LVL1 功能描述:Switched 56/DDS Integrated DSU/CSU |
| LXT6155 | 制造商:INTEL 制造商全稱:Intel Corporation 功能描述:155 Mbps SDH/SONET/ATM Transceiver |
| LXT6155LE | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Telecomm/Datacomm |
發(fā)布緊急采購，3分鐘左右您將得到回復。