LPC2926_27_29
All information provided in this document is subject to legal disclaimers.
NXP B.V. 2010. All rights reserved.
Product data sheet
Rev. 5 — 28 September 2010
94 of 95
continued >>
NXP Semiconductors
LPC2926/2927/2929
ARM9 microcontroller with CAN, LIN, and USB
18. Contents
1
2
3
3.1
4
5
5.1
5.2
5.2.1
5.2.2
6
6.1
6.2
6.3
6.4
6.5
6.6
6.6.1
6.6.2
6.6.3
General description. . . . . . . . . . . . . . . . . . . . . . 1
Features and benefits . . . . . . . . . . . . . . . . . . . . 1
Ordering information. . . . . . . . . . . . . . . . . . . . . 3
Ordering options. . . . . . . . . . . . . . . . . . . . . . . . 3
Block diagram . . . . . . . . . . . . . . . . . . . . . . . . . . 4
Pinning information. . . . . . . . . . . . . . . . . . . . . . 5
Pinning . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5
Pin description . . . . . . . . . . . . . . . . . . . . . . . . . 5
General description . . . . . . . . . . . . . . . . . . . . . 5
LQFP144 pin assignment. . . . . . . . . . . . . . . . . 5
Functional description . . . . . . . . . . . . . . . . . . 11
Architectural overview . . . . . . . . . . . . . . . . . . 11
ARM968E-S processor. . . . . . . . . . . . . . . . . . 12
On-chip flash memory system . . . . . . . . . . . . 13
On-chip static RAM. . . . . . . . . . . . . . . . . . . . . 13
Memory map. . . . . . . . . . . . . . . . . . . . . . . . . . 14
Reset, debug, test, and power description . . . 15
Reset and power-up behavior . . . . . . . . . . . . 15
Reset strategy . . . . . . . . . . . . . . . . . . . . . . . . 15
IEEE 1149.1 interface pins
(JTAG boundary scan test). . . . . . . . . . . . . . . 15
ETM/ETB . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16
Power supply pins . . . . . . . . . . . . . . . . . . . . . 16
Clocking strategy . . . . . . . . . . . . . . . . . . . . . . 16
Clock architecture. . . . . . . . . . . . . . . . . . . . . . 16
Base clock and branch clock relationship. . . . 18
Flash memory controller. . . . . . . . . . . . . . . . . 20
Functional description. . . . . . . . . . . . . . . . . . . 20
Pin description . . . . . . . . . . . . . . . . . . . . . . . . 21
Clock description . . . . . . . . . . . . . . . . . . . . . . 21
Flash layout . . . . . . . . . . . . . . . . . . . . . . . . . . 21
Flash bridge wait-states . . . . . . . . . . . . . . . . . 22
EEPROM . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23
External static memory controller . . . . . . . . . . 23
Description . . . . . . . . . . . . . . . . . . . . . . . . . . . 23
Pin description . . . . . . . . . . . . . . . . . . . . . . . . 24
Clock description . . . . . . . . . . . . . . . . . . . . . . 24
External memory timing diagrams . . . . . . . . . 24
General Purpose DMA (GPDMA) controller. . 26
DMA support for peripherals. . . . . . . . . . . . . . 26
Clock description . . . . . . . . . . . . . . . . . . . . . . 27
USB interface . . . . . . . . . . . . . . . . . . . . . . . . . 27
USB device controller. . . . . . . . . . . . . . . . . . . 27
USB OTG controller . . . . . . . . . . . . . . . . . . . . 27
Pin description . . . . . . . . . . . . . . . . . . . . . . . . 28
Clock description . . . . . . . . . . . . . . . . . . . . . . 28
General subsystem. . . . . . . . . . . . . . . . . . . . . 29
6.6.3.1
6.6.4
6.7
6.7.1
6.7.2
6.8
6.8.1
6.8.2
6.8.3
6.8.4
6.8.5
6.8.6
6.9
6.9.1
6.9.2
6.9.3
6.9.4
6.10
6.10.1
6.10.2
6.11
6.11.1
6.11.2
6.11.3
6.11.4
6.12
6.12.1
6.12.2
6.12.3
6.12.4
6.12.4.1 Pin description . . . . . . . . . . . . . . . . . . . . . . . . 30
6.13
Peripheral subsystem . . . . . . . . . . . . . . . . . . 30
6.13.1
Peripheral subsystem clock description. . . . . 30
6.13.2
Watchdog timer . . . . . . . . . . . . . . . . . . . . . . . 30
6.13.2.1 Functional description . . . . . . . . . . . . . . . . . . 31
6.13.2.2 Clock description . . . . . . . . . . . . . . . . . . . . . . 31
6.13.3
Timer . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31
6.13.3.1 Pin description . . . . . . . . . . . . . . . . . . . . . . . . 32
6.13.3.2 Clock description . . . . . . . . . . . . . . . . . . . . . . 32
6.13.4
UARTs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33
6.13.4.1 Pin description . . . . . . . . . . . . . . . . . . . . . . . . 33
6.13.4.2 Clock description . . . . . . . . . . . . . . . . . . . . . . 33
6.13.5
Serial Peripheral Interface (SPI) . . . . . . . . . . 33
6.13.5.1 Functional description . . . . . . . . . . . . . . . . . . 34
6.13.5.2 Pin description . . . . . . . . . . . . . . . . . . . . . . . . 34
6.13.5.3 Clock description . . . . . . . . . . . . . . . . . . . . . . 35
6.13.6
General-purpose I/O . . . . . . . . . . . . . . . . . . . 35
6.13.6.2 Pin description . . . . . . . . . . . . . . . . . . . . . . . . 35
6.13.6.3 Clock description . . . . . . . . . . . . . . . . . . . . . . 36
6.14
Networking subsystem. . . . . . . . . . . . . . . . . . 36
6.14.1
CAN gateway. . . . . . . . . . . . . . . . . . . . . . . . . 36
6.14.1.1 Global acceptance filter . . . . . . . . . . . . . . . . . 36
6.14.1.2 Pin description . . . . . . . . . . . . . . . . . . . . . . . . 37
6.14.2
LIN . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37
6.14.2.1 Pin description . . . . . . . . . . . . . . . . . . . . . . . . 37
6.14.3
I
2
C-bus serial I/O controllers . . . . . . . . . . . . . 37
6.14.3.1 Pin description . . . . . . . . . . . . . . . . . . . . . . . . 38
6.15
Modulation and sampling control subsystem. 38
6.15.1
Functional description . . . . . . . . . . . . . . . . . . 38
6.15.2
Pin description . . . . . . . . . . . . . . . . . . . . . . . . 41
6.15.3
Clock description . . . . . . . . . . . . . . . . . . . . . . 41
6.15.4
Analog-to-digital converter. . . . . . . . . . . . . . . 41
6.15.4.1 Functional description . . . . . . . . . . . . . . . . . . 42
6.15.4.2 Pin description . . . . . . . . . . . . . . . . . . . . . . . . 42
6.15.4.3 Clock description . . . . . . . . . . . . . . . . . . . . . . 43
6.15.5
Pulse Width Modulator (PWM). . . . . . . . . . . . 44
6.15.5.1 Functional description . . . . . . . . . . . . . . . . . . 44
6.15.5.2 Synchronizing the PWM counters . . . . . . . . . 45
6.15.5.3 Master and slave mode . . . . . . . . . . . . . . . . . 46
6.15.5.4 Pin description . . . . . . . . . . . . . . . . . . . . . . . . 46
6.15.5.5 Clock description . . . . . . . . . . . . . . . . . . . . . . 46
6.15.6
Timers in the MSCSS. . . . . . . . . . . . . . . . . . . 46
6.15.6.1 Pin description . . . . . . . . . . . . . . . . . . . . . . . . 47
General subsystem clock description . . . . . . 29
Chip and feature identification . . . . . . . . . . . . 29
System Control Unit (SCU) . . . . . . . . . . . . . . 29
Event router . . . . . . . . . . . . . . . . . . . . . . . . . . 29