Note (1): The ISL35822 will accept a much higher MDC clock rate and shorter HI and LO times than the IEEE802.3 specification (section 22.2.2.11" />
參數(shù)資料
型號： ISL35822LPIK
廠商： Intersil
文件頁數(shù)： 61/75頁
文件大小： 0K
描述： IC CLOCK/DATA RECOVERY 192EBGA-B
標準包裝： 90
類型： 時鐘和數(shù)據(jù)恢復(fù)（CDR），多路復(fù)用器
PLL： 無
輸入： CML
輸出： CML，CMOS
電路數(shù)： 1
比率 - 輸入:輸出： 8:8
差分 - 輸入:輸出： 是/是
頻率 - 最大： 1.59Gbps
電源電壓： 1.3 V ~ 1.41 V
工作溫度： 0°C ~ 70°C
安裝類型： 表面貼裝
封裝/外殼： 192-EBGA
供應(yīng)商設(shè)備封裝： 192-EBGA-B（17x17）
包裝： 托盤
64
Note (1): The ISL35822 will accept a much higher MDC clock rate and shorter HI and LO times than the IEEE802.3 specification (section 22.2.2.11) requires. Such a
faster clock may not be acceptable to other devices on the interface.
Note (2): The ISL35822 MDIO registers will not be written until two MDC clocks have occurred after the frame end. These will normally count toward the minimum
preamble before the next frame, except in the case of writing a RESET into [1,3,4].0.15, see
Note (1): Assuming RFCP-N clock is 156.25MHz, and register bits 1.8005.6:4 set for 400kHz (Table 20). SCL clock period scales with reference clock frequency. Also,
per the I2C specification, the SCL ‘High’ time is stretched by the time taken for SCL to go high after the ISL35822 releases it, to allow an I2C slave to demand
additional time. Any RC delays on the SCL line will add to the SCL ‘High’ time, in increments of approximately 100ns.
Table 115. MDIO INTERFACE TIMING (FROM IEEE802.3AE) (SEE Figure 15 TO Figure 17)
SYMBOL
PARAMETER
MIN
TYP
MAX
UNIT
TMDCD
ISL35822 MDIO out delay from MDC
0
5.0
300
ns
TMDS
Setup from MDIO in to MDC
10
1.5
ns
TMDH
Hold from MDC to MDIO in
10
1.5
ns
TMDC
Clock Period MDC (1)
100
400
ns
TMDV
MDC Clock HI or LO time(1)
20
160
ns
TUpdate
Delay from last data bit to register update(2)
2TMDC
CMD
Input Capacitance
10
pF
Table 116. RESET AND MDIO TIMING (SEE Figure 17)
SYMBOL
PARAMETER
MIN
TYP
MAX
UNITS
TRSTBIT
Reset bit Active width
2
TMDC
TMDRST
Delay from Reset bit to first active preamble count
240
256
282
TREFCLK
Table 117. RESET AND I2C SERIAL INTERFACE TIMING (SEE Figure 18 AND Figure 24)
SYMBOL
PARAMETER
MIN
TYP
MAX
UNITS
TRESET
RSTN Active width
10
s
TWAIT
Delay from RSTN to I2C SCL Start
10
ms
TTRAIN
I2C ‘training’ (external reset)
30
TCLAH_L
Period of I2C SCL Clock Line (400kHz)
2.5
s(1)
TSCL_DAV
Setup from I2C SDA Data Valid to SCL edge
100
ns
TSDA_CLV
Setup, Hold from SDA for START, STOP
600
ns
CI2C
Input Capacitance
10
pF
ISL35822
相關(guān)PDF資料
PDF描述
ISL41334IRZ-T7A IC TXRX RS232/485 DL 2PRT 40QFN
ISL43485IB-T IC TXRX 1TX/1RX 3V RS-485 8-SOIC
ISL51002CQZ-110 IC FRONT END 10BIT VID 128-MQFP
ISL5314IN IC SYNTHESIZER DIGITAL 48-MQFP
ISL55100AIRZ-T IC COMP DRVR/WINDOW 18V 72-QFN
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
ISL36111 制造商:INTERSIL 制造商全稱:Intersil Corporation 功能描述:11.1Gb/s Lane Extender
ISL36111DRZ-EVALZ 功能描述:EVAL BOARD FOR ISL36111DRZ RoHS:是 類別:編程器，開發(fā)系統(tǒng) >> 評估演示板和套件 系列:* 產(chǎn)品培訓(xùn)模塊:Obsolescence Mitigation Program 標準包裝:1 系列:- 主要目的:電源管理，電池充電器 嵌入式:否 已用 IC / 零件:MAX8903A 主要屬性:1 芯鋰離子電池 次要屬性:狀態(tài) LED 已供物品:板
ISL36111DRZ-T7 功能描述:IC EQUALIZER REC 11.1GBPS 16QFN RoHS:是 類別:集成電路 (IC) >> 接口 - 專用 系列:QLx™ 特色產(chǎn)品:NXP - I2C Interface 標準包裝:1 系列:- 應(yīng)用:2 通道 I²C 多路復(fù)用器 接口:I²C，SM 總線 電源電壓:2.3 V ~ 5.5 V 封裝/外殼:16-TSSOP（0.173"，4.40mm 寬） 供應(yīng)商設(shè)備封裝:16-TSSOP 包裝:剪切帶 (CT) 安裝類型:表面貼裝 產(chǎn)品目錄頁面:825 (CN2011-ZH PDF) 其它名稱:568-1854-1
ISL36111DRZ-TS 功能描述:IC EQUALIZER REC 11.1GBPS 16QFN RoHS:是 類別:集成電路 (IC) >> 接口 - 專用 系列:QLx™ 標準包裝:3,000 系列:- 應(yīng)用:PDA，便攜式音頻/視頻，智能電話 接口:I²C，2 線串口 電源電壓:1.65 V ~ 3.6 V 封裝/外殼:24-WQFN 裸露焊盤 供應(yīng)商設(shè)備封裝:24-QFN 裸露焊盤（4x4） 包裝:帶卷 (TR) 安裝類型:表面貼裝 產(chǎn)品目錄頁面:1015 (CN2011-ZH PDF) 其它名稱:296-25223-2
ISL36356A-APDK 制造商:INTERSIL 制造商全稱:Intersil Corporation 功能描述:PRISM 11Mbps Wireless Local Area Network Access Point
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*