- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄2001 > ISL35822LPIK (Intersil)IC CLOCK/DATA RECOVERY 192EBGA-B PDF資料下載
參數(shù)資料
| 型號(hào)： | ISL35822LPIK |
| 廠商： | Intersil |
| 文件頁數(shù)： | 36/75頁 |
| 文件大小： | 0K |
| 描述： | IC CLOCK/DATA RECOVERY 192EBGA-B |
| 標(biāo)準(zhǔn)包裝： | 90 |
| 類型： | 時(shí)鐘和數(shù)據(jù)恢復(fù)（CDR），多路復(fù)用器 |
| PLL： | 無 |
| 輸入： | CML |
| 輸出： | CML，CMOS |
| 電路數(shù)： | 1 |
| 比率 - 輸入:輸出： | 8:8 |
| 差分 - 輸入:輸出： | 是/是 |
| 頻率 - 最大： | 1.59Gbps |
| 電源電壓： | 1.3 V ~ 1.41 V |
| 工作溫度： | 0°C ~ 70°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 192-EBGA |
| 供應(yīng)商設(shè)備封裝： | 192-EBGA-B（17x17） |
| 包裝： | 托盤 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁當(dāng)前第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁
41
VENDOR-SPECIFIC PCS REGISTERS (3.C000’H TO 3.C00E’H)
Note (1): The default values may be overwritten by the Auto-Configure operation (See “Auto-Configuring Control Registers” on page 16 and Table 92 for details).
Note (3): These state machines are implemented according to 802.3ae-2002 clause 48.6.2.
Note (4): If the RCLKMODE bits are set to 10’b, the internal XGMII clock from the PCS to the PHY XS is set to the recovered clock. If the PCS Clock PSYNC bit is set
(the default), the recovered clock from Lane 0 is used for all four lanes, if cleared, or if the RCLKMODE bits are set to 01’b or 00’b, each lane uses its own
recovered clock. If the incoming data is NOT frequency-synchronous with the local reference clock, data will be corrupted (occasional characters will be lost,
or repeated).
Table 63. PCS CONTROL REGISTER 2
MDIO REGISTER ADDRESS = 3.49152 (3.C000’h)
BIT
NAME
SETTING
DEFAULT(1)
R/W
DESCRIPTION
3.49152.15:14
Test Mode
00’b
R/W
User should leave at 00’b
3.49152.13:12
Reserved
3.49152.11
PCS Clock PSYNC
1’b
R/W
1 = Synchronize/align four lanes
0 = Do not synchronize/align four lanes
3.49152.10
PCS CODECENA
0 = disable
1 = enable
1’b
R/W
Internal 8B/10B PCS Codec enable/disable
3.49152.9:8
PCS CDET[1:0]
Comma Detect
Select
11’b
R/W
These bits individually enable positive and negative
disparity “comma” detection.
11 = Enable both positive and negative comma detection
10 = Enable positive comma detection only
01 = Enable negative comma detection only
00 = Disable comma detection
3.49152.7
PCS
DSKW_SM_EN
0 = disable(2)
1 = enable
0’b
R/W
Enable De-skew state machine control (3) . Forced enabled
by XAUI_EN. May not operate correctly unless the
PCS_SYNC_EN bit is also set.
3.49152.6:5
PCS RCLKMODE(4) 11’b = Local
Reference Clock
11’b
R/W
Other values should only be used if incoming data is
frequency-synchronous with the local reference clock(4)
3.49152.4
PCS_SYNC_EN
0 = disable(2)
1 = enable
0’b
R/W
Enable 8b/10b PCS coding synchronized state machine(3)
to control the byte alignment (IEEE ‘code-group alignment’)
of the high speed de-serializer
3.49152.3
PCS IDLE_D_EN
1 = enabled
0 = disabled
1’b
R/W
Enables IDLE vs. NON-IDLE detection for lane-lane
alignment. Overridden by XAUI_EN, see Table 64
3.49152.2
PCS ELST_EN
1 = enabled
0 = disabled
1’b
R/W
Enable the elastic function of the receiver buffer
3.49152.1
PCS
A_ALIGN_DIS
1 = disabled(1)
0 = enabled
1’b
R/W
Receiver aligns data on incoming “/A/” characters (K28.3).
If disabled (default), receiver aligns data on IDLE to non-
IDLE transitions (if bit 3 set). Overridden by XAUI_EN, see
3.49152.0
PCS
CAL_EN
1 = enabled
0 = disabled
1’b
R/W
Enable de-skew calculator of receiver Align FIFO
Table 64. PCS CONTROL REGISTER 3
MDIO REGISTER ADDRESS = 3.49153 (3.C001’h)
BIT
NAME
SETTING
DEFAULT
R/W
DESCRIPTION
3.49153.15:12
Reserved
3.49153.11
PCS XAUI_EN
1 = enable
0 = disable
1’b(1)
R/W
Enables all XAUI features per 802.3ae-2002. It is
equivalent to setting the configuration bits listed in
Table 65 (but does not change the actual value of the
corresponding MDIO registers’ bits).
3.49153.10:8
Reserved
3.49153.7
EN_PCSLB_EN
0’b(1)
Enable 3.0.14 Loopback Control (2)
ISL35822
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| ISL41334IRZ-T7A | IC TXRX RS232/485 DL 2PRT 40QFN |
| ISL43485IB-T | IC TXRX 1TX/1RX 3V RS-485 8-SOIC |
| ISL51002CQZ-110 | IC FRONT END 10BIT VID 128-MQFP |
| ISL5314IN | IC SYNTHESIZER DIGITAL 48-MQFP |
| ISL55100AIRZ-T | IC COMP DRVR/WINDOW 18V 72-QFN |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| ISL36111 | 制造商:INTERSIL 制造商全稱:Intersil Corporation 功能描述:11.1Gb/s Lane Extender |
| ISL36111DRZ-EVALZ | 功能描述:EVAL BOARD FOR ISL36111DRZ RoHS:是 類別:編程器，開發(fā)系統(tǒng) >> 評估演示板和套件 系列:* 產(chǎn)品培訓(xùn)模塊:Obsolescence Mitigation Program 標(biāo)準(zhǔn)包裝:1 系列:- 主要目的:電源管理，電池充電器 嵌入式:否 已用 IC / 零件:MAX8903A 主要屬性:1 芯鋰離子電池 次要屬性:狀態(tài) LED 已供物品:板 |
| ISL36111DRZ-T7 | 功能描述:IC EQUALIZER REC 11.1GBPS 16QFN RoHS:是 類別:集成電路 (IC) >> 接口 - 專用 系列:QLx™ 特色產(chǎn)品:NXP - I2C Interface 標(biāo)準(zhǔn)包裝:1 系列:- 應(yīng)用:2 通道 I²C 多路復(fù)用器 接口:I²C，SM 總線 電源電壓:2.3 V ~ 5.5 V 封裝/外殼:16-TSSOP（0.173"，4.40mm 寬） 供應(yīng)商設(shè)備封裝:16-TSSOP 包裝:剪切帶 (CT) 安裝類型:表面貼裝 產(chǎn)品目錄頁面:825 (CN2011-ZH PDF) 其它名稱:568-1854-1 |
| ISL36111DRZ-TS | 功能描述:IC EQUALIZER REC 11.1GBPS 16QFN RoHS:是 類別:集成電路 (IC) >> 接口 - 專用 系列:QLx™ 標(biāo)準(zhǔn)包裝:3,000 系列:- 應(yīng)用:PDA，便攜式音頻/視頻，智能電話 接口:I²C，2 線串口 電源電壓:1.65 V ~ 3.6 V 封裝/外殼:24-WQFN 裸露焊盤 供應(yīng)商設(shè)備封裝:24-QFN 裸露焊盤（4x4） 包裝:帶卷 (TR) 安裝類型:表面貼裝 產(chǎn)品目錄頁面:1015 (CN2011-ZH PDF) 其它名稱:296-25223-2 |
| ISL36356A-APDK | 制造商:INTERSIL 制造商全稱:Intersil Corporation 功能描述:PRISM 11Mbps Wireless Local Area Network Access Point |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。