- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄299187 > HX6218DBNC 2K X 18 OTHER FIFO, 30 ns, CQFP68 PDF資料下載
參數(shù)資料
| 型號： | HX6218DBNC |
| 元件分類： | FIFO |
| 英文描述： | 2K X 18 OTHER FIFO, 30 ns, CQFP68 |
| 封裝： | CERAMIC, QFP-68 |
| 文件頁數(shù)： | 15/15頁 |
| 文件大?。?/td> | 717K |
| 代理商： | HX6218DBNC |
FIFO – HX6409/HX6218/HX6136
www.honeywell.com
9
(1) If ENW is held during Master Reset, the parity is disabled.
(2) Outputs will be low after time Tohmr unless in parity programming mode. See figure 7.
Latent Cycle
CKR
Enable
Read
Tskew2
Flag
Update
Enable
Read
ENR
Tskew1
Tskew2
Enable
Write
CKW
ENW
HF
Flags
high
Tfd
Figure 4: Read Flag Update Timing
Tpmr
Tscmr
Tmrr
First
Write
Tscmr
Tmrr
Tohmr
Tamr
Tmrf
Valid Data
All Data
Outputs Low
Other
Flags
HF
Data
ENR
CKR
ENW
CKW
MR
Figure 3. Master Reset Timing
See Note (2)
See Note (1)
Tfd
NOTE: When an empty condition occurs, the empty flag is set. The performance of another
read requires at least one write, on read clock to reset the empty flag and then an enabled
read clock.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| HX6228TBNC | 128K X 8 STANDARD SRAM, 25 ns, CDFP32 |
| HX6228TQHC | 128K X 8 STANDARD SRAM, 25 ns, CDFP32 |
| HX6228ASNT | 128K X 8 STANDARD SRAM, 25 ns, CDFP40 |
| HX6409TQHT | 4K X 9 OTHER FIFO, 30 ns, CDFP32 |
| HX80ML | 0.02 A, 8000 V, SILICON, SIGNAL DIODE |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| HX6218DBNT | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:x18 Synchronous FIFO |
| HX6218DBRC | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:x18 Synchronous FIFO |
| HX6218DBRT | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:x18 Synchronous FIFO |
| HX6218DENC | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:x18 Synchronous FIFO |
| HX6218DENT | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:x18 Synchronous FIFO |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。