- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄383032 > GS816236 (GSI TECHNOLOGY) 16Mb（512K x 36Bit）S/DCD Sync Burst SRAM(16M位（512K x 36位）可選單/雙循環(huán)取消同步?jīng)_靜態(tài)RAM(帶2位脈沖地址計數(shù)器)) PDF資料下載
參數(shù)資料
| 型號： | GS816236 |
| 廠商： | GSI TECHNOLOGY |
| 英文描述： | 16Mb（512K x 36Bit）S/DCD Sync Burst SRAM(16M位（512K x 36位）可選單/雙循環(huán)取消同步?jīng)_靜態(tài)RAM(帶2位脈沖地址計數(shù)器)) |
| 中文描述： | 16Mb的（為512k × 36Bit）的S /雙氰胺同步突發(fā)靜態(tài)存儲器（1,600位（為512k × 36位）可選單/雙循環(huán)取消同步?jīng)_靜態(tài)隨機存儲器（帶2位脈沖地址計數(shù)器）） |
| 文件頁數(shù)： | 3/38頁 |
| 文件大?。?/td> | 826K |
| 代理商： | GS816236 |
第1頁第2頁當前第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁
Rev: 2.10 11/2000
Specifications cited are subject to change without notice. For latest documentation see http://www.gsitechnology.com.
3/38
1999, Giga Semiconductor, Inc.
Preliminary
GS816218/36/72B-225/200/180/166/150/133
GS816272 BGA Pin Description
Pin Location
W6, V6
Symbol
A
0
, A
1
Type
I
Description
Address field LSBs and Address Counter Preset Inputs.
W7, W5, V9, V8, V7, V5, V4, V3, U8, U7, U6,
U5, U4, A3, B7, A9
L11, M11, N11, P11, M10, N10, P10, R10
A10, B10, C10, D10, A11, B11, C11, D11, E11
J1, H1, G1, F1, J2, H2, G2, F2, E2
W2, VV2, U2, T2, W1, V1, U1, T1, R1
W10, V10, U10, T10, W11, V11, U11, T11, R11
J11, H11, G11, F11, J10, H10, G10, F10, E10
A2, B2, C2, D2, A1, B1, C1, D1, E1
L1, M1, N1, P1, L2, M2, N2, P2, R2
An
Address Inputs
DQ
A1
–
DQ
A9
DQ
B1
–
DQ
B9
DQ
C1
–
DQ
C9
DQ
D1
–
DQ
D9
DQ
E1
–
DQ
E9
DQ
F1
–
DQ
F9
DQ
G1
–
DQ
G9
DQ
H1
–
DQ
H9
I/O
Data Input and Output pins (x36 Version)
C9, B8, B3, C4, C8, B9, B4, C3
B
A
, B
B
, B
C
,B
D,
B
E
, B
F
, B
G
,B
H
I
Byte Write Enable for DQ
A
, DQ
B
, DQ
C
, DQ
D,
DQ
E
,
DQ
F
, DQ
G
, DQ
H
I/Os; active low
B5, C5, C7, D4, D5, D8, K1, K2, K4, K8, K10,
T4, T5, T8, U3, U9
K3
NC
-
No Connect
CK
I
Clock Input Signal; active high
D7
GW
I
Global Write Enable—Writes all bytes; active low
C6, A8
E
1,
E
3
I
Chip Enable; active low
A4
E
2
I
Chip Enable; active high
D6
G
I
Output Enable; active low
A7
ADV
I
Burst address counter advance enable; active low
A5, A6
ADSP, ADSC
I
Address Strobe (Processor, Cache Controller); active low
P6
ZZ
I
Sleep Mode control; active high
L6
FT
I
Flow Through or Pipeline mode; active low
T6
LBO
I
Linear Burst Order mode; active low
N6
SCD
I
Single Cycle Deselect/Dual Cycle Deselect Mode Control
G6
MCH
I
Must Connect High
H6, J6, K6, M6
MCL
Must Connect Low
T7
PE
I
Parity Bit Enable; active low (High = x16/32 Mode, Low = x18/36
Mode)
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| GS816272 | 16Mb（256K x 72Bit）S/DCD Sync Burst SRAM(16M位（256K x 72位）可選單/雙循環(huán)取消同步靜態(tài)RAM(帶2位脈沖地址計數(shù)器)) |
| GS8162Z18BGB-200I | 18Mb Pipelined and Flow Through Synchronous NBT SRAM |
| GS8162Z18BB | 18Mb Pipelined and Flow Through Synchronous NBT SRAM |
| GS8162Z18BB-150 | 18Mb Pipelined and Flow Through Synchronous NBT SRAM |
| GS8162Z18BB-150I | 18Mb Pipelined and Flow Through Synchronous NBT SRAM |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| GS816236BB-150 | 制造商:GSI Technology 功能描述:SRAM SYNC QUAD 3.3V 18MBIT 512KX36 7.5NS/3.8NS 119FBGA - Trays |
| GS816236BB-150I | 制造商:GSI Technology 功能描述:SRAM SYNC QUAD 3.3V 18MBIT 512KX36 7.5NS/3.8NS 119FBGA - Trays |
| GS816236BB-150IV | 制造商:GSI Technology 功能描述:SRAM SYNC QUAD 2.5V/3.3V 18MBIT 512KX36 7.5NS/3.8NS 119FPBGA - Trays |
| GS816236BB-150V | 制造商:GSI Technology 功能描述:SRAM SYNC QUAD 2.5V/3.3V 18MBIT 512KX36 7.5NS/3.8NS 119FPBGA - Trays |
| GS816236BB-200 | 制造商:GSI Technology 功能描述:SRAM SYNC QUAD 3.3V 18MBIT 512KX36 6.5NS/3NS 119FBGA - Trays |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。